姚志江[1]2001年在《异步时序电路测试生成研究》文中研究指明相对于同步时序电路,异步时序电路在功耗、模块化、性能和电磁兼容等方面有比较大的优势。目前,在异步时序集成电路的设计技术的研究和异步时序集成电路的设计上已经进行了不少有益的尝试,取得了不少成果,展现了异步时序集成电路的光明前景。然而,高效的产品测试技术依然是异步时序电路大规模应用的一个很大的障碍。在论文中,我们先对异步时序电路稳定状态求解问题进行了研究。根据电路的稳定状态表或稳定状态图,可以进一步求解电路的稳定状态方程和输出方程,从而求得故障的测试矢量;或者根据电路的稳定状态表或状态转移图对电路进行功能测试。作者在分析了门的同或加模型求解异步时序电路稳定状态的特点后提出用布尔满足方法来求解异步时序电路的稳定状态,根据门级异步时序电路的特点,提出了一些旨在提高算法效率的加速策略,有效地加速了稳定状态的求解。本文还针对异步时序电路测试生成问题进行了有益的研究。基于稳定状态表的故障的测试生成是在先得到故障区分矢量基础上,然后根据稳定状态转移图求这个区分矢量的预置序列。由于对于每个故障都需要计算故障电路的稳定状态表,故用这个方法求故障的测试矢量的计算量依然比较大。我们依据一个故障只需求一个测试矢量的思路,进一步对求解异步时序电路测试矢量过程进行了分析,提出了一个不依赖于电路稳定状态表的完整的异步时序电路的测试生成算法,具体说来,就是用布尔满足方法,对使用了主路径选择等若干加速策略的正常电路和故障电路的CNF公式进行满足运算,得到一个故障区分矢量,然后用该矢量对电路进行模拟,考察电路中有哪些与故障传递有关的门不能由该矢量直接满足而依赖电路以前的状态,然后识别由不满足门构成的回路,生成由不满足门及相关到初级输入的门构成的CNF公式,从离初级输出最近的回路开始作反向满足,求解使该回路直接得到满足的初级输入,然后再满足其后的回路,直到电路未满足部分全部得到满足而求得该故障的测试矢量或判定在该路径上无法求得测试矢量则重新选择路径重复上面的过程直到求
高燕[2]2003年在《基于寄存器传输级层次模型的测试生成研究》文中研究表明集成电路(Integrated Circuit,简称IC)的设计验证和测试是确保数字系统正常工作的必要手段。无论是设计验证还是芯片测试,测试生成都作为其主要内容而被广泛关注。本文首先综述了集成电路的测试和设计验证的基本原理和方法;其次针对设计所采用的寄存器传输级(Register Transfer Level,简称RTL)行为描述方式,介绍了若干已有的高层次测试生成方法;最后提出了一种可行的RTL级测试生成算法,所产生的测试序列可有效地应用于电路的功能测试或设计验证。本文工作贡献主要有以下叁个方面:1.建立了一种有效的RTL行为模型。本文从电路的控制结构和数据路径两方面出发,建立了电路的控制流图和数据流图两层次模型:第一层通过控制流图反映电路语句间的连接关系;第二层通过控制流图中的每一结点所对应的数据流图,反映语句的具体操作。该模型实现了对电路的分层描述,相对于以往的电路模型具有形式简单、规模小、易于处理的优点,便于根据测试的具体需求处理相应的模型层次,从而降低处理复杂性,提高系统效率。此外,该模型具有良好的通用性,基于该模型可进行电路模拟、测试生成、验证等操作。2.制定了一种语句可测性测度。为了能更好地把握语句执行,本文从语句的功能实现和执行时序两方面出发考虑语句性能,定义了静态时序深度和动态时序深度概念,分别度量语句的功能实现和执行时序,并给出了相应算法。由此将语句执行的横向、纵向相结合反映电路性能,为高层次测试生成提供了方便。3.提出了一种基于测试用例的RTL级测试生成方法。本文基于控制流图/数据流图两层次模型,以分支覆盖、位功能覆盖以及语句可观覆盖为目标,给出一高层次测试用例生成算法,即通过两个子过程的交替进行生成电路的测试用例块。并在此基础上,采用一定填充策略填充未知位,生成满足覆盖需求的、一定长度的测试序列,实现测试生成。实验数据表明,本文测试生成系统的执行时间相对于基于遗传算法的RTL测试生成Prince系统、基于电路结构的无回溯的TiDE系统均有所缩减,且可生成较短的测试序列,获得与其它方法相当或略低的门级固定型故障覆盖率;此外由于该方法采用了测试用例技术,可通过不同的用例填充、组合方式得到不同的测试序列,从而具有良好的可扩展性。
万立[3]2016年在《低功耗异步FFT电路设计与实现》文中进行了进一步梳理集成电路从诞生至今近六十年里,一直突飞猛进地发展。工艺线宽、工作频率、电路规模等关键技术一次次革新,不断挑战着人类认知的极限。如今工艺线宽最小达到了10nm,工作频率早已突破GHz,电路规模突破百亿颗晶体管集成。然而随着集成度增高,而不断增高的功耗成为制约集成电路发展的一大阻碍。因此,低功耗技术的研究和应用如今成了集成电路设计的一个热门课题。市场上对低功耗集成电路的需求也越来越大,特别是对功耗有严格要求的产业,如医疗器具、国防科技、手机通信等。在众多低功耗技术中,异步时序电路结构因其天生的低功耗、高鲁棒性等特性而受到青睐。如今工艺线越来越小,电路集成度越来越高,异步时序电路相对于同步时序电路对电路功耗的降低愈发明显。由于集成电路发展至今绝大部分一直采用的是同步时序电路结构,集成电路设计从前端到后端具有一套完整的设计EDA工具和设计流程。而异步时序电路虽然起步也很早,但是一直未得到发展,相应的CAD软件和设计策略极度匮乏。本论文基于异步时序电路的基本理论和现有的异步时序电路设计方法,提出了基于AMS的异步时序电路设计方法,并成功设计了一款异步32位booth乘法器,验证了所提出方法的可行性。快速傅里叶变换(FFT)作为如今信号处理中最常用的数据处理方式,专门的FFT处理器广泛的应用于医疗、通信、航空等产业中。本论文为设计一款具有低功耗性质的快速傅里叶变换处理器,引进了异步时序电路结构。最终异步FFT处理器通过采用基于AMS的异步时序电路设计方法实现,并在0.13μm CMOS工艺线宽下进行综合。为分析其低功耗特性,同时设计一款相同规格的同步快速傅里叶变换处理器,在50MHZ时钟频率和相同环境条件下对比两者性能。通过分析,异步FFT处理器虽然相对于同步快速傅里叶变换处理器具有4.5%的面积额外消耗,但是降低了8%的功耗。
杨修涛[4]2006年在《集成电路寄存器传输级故障模型与测试生成研究》文中进行了进一步梳理随着集成电路设计技术的发展,其相应的测试也变得十分重要。测试生成为测试过程中的一个重要环节。本文首先综述了当前基于集成电路寄存器传输级(Register Transfer Level,简称RTL)的测试生成方法和验证方法。在此基础上给出作者所提出的RTL测试生成方法,同时考虑到当前RTL测试生成的困难在于缺少有效的故障模型,本文还给出了RTL故障模型分析方法。本文工作主要体现在以下叁个方面:1.兼顾RTL代码内部分枝的状态测试生成。本文在状态覆盖的基础上,给出一种虚扩展状态转换的方法,该方法将状态转换同其内部分枝有效的结合在一起。在此基础上再进行状态覆盖测试生成,生成的测试向量可以实现对RTL代码内部分枝的覆盖。结合提出的这种方法,选用了部分ITC99-benchmark电路进行了相关实验,给出了实验数据和相关分析,与VTG比较,比VTG生成的测试向量要少一半,而覆盖率平均以后大致相等。2.基于遗传算法的时序电路测试向量生成。文中引入遗传算法,并以状态与状态转换为评估。引入静态状态转换(图)及动态状态转换(图)的概念。给出了静态、动态状态转换的叁个基本属性。在此方法的基础上,给出了实验数据,并将结果X-Pulling系统作比较。比较的结果说明:在覆盖率相近的情况下,比X-Pulling运行速度快一个数量级。3. RTL故障模型分析。本文针对RTL故障模型进行分析,分析它与门级固定型故障模型之间的关系;RTL故障模型之间的关系。给出了一些基本概念和定义,依据这些概念和定义又推导出一些推论。在上述分析的基础上,给出了这些分析的一个应用:RTL故障模型序列的寻找及建立。通过分析不同RTL故障模型间的关系,寻找互相不能完全覆盖的RTL故障模型,并将它们作为一个序列用于指导进一步的RTL测试生成。同时,使用叁个故障模型作例子,说明该方法、过程。模型序列对于寻找有效RTL故障模型是十分有帮助的。
万立, 贺雅娟, 张波, 李金朋, 马斌[5]2016年在《基于AMS的异步电路设计方法》文中研究指明相比于同步时序电路,异步时序电路具有更低的功耗、更高的鲁棒性、更低的压降(IR-drop)等明显优势。正是由于这些显着优势,在如今亚微米级乃至深亚微米级工艺线宽条件下,异步时序电路越来越受到电路设计者的重视。然而,由于缺乏成熟的专门对异步时序电路设计的设计软件和硬件描述语言,异步时序电路设计并未形成如同步时序电路设计般的标准设计流程。现存的异步时序电路设计方法虽然能设计一定规模的异步时序电路,但存在明显的缺陷。提出一种基于AMS(Analog Mixed-Signal)的异步时序电路设计方法,该方法完全采用现今主流的商业软件,并与同步时序电路设计软件相兼容。
王蕾[6]2006年在《异步嵌入式微处理器设计与分析关键技术研究》文中认为深亚微米工艺条件下,同步集成电路技术开始面临时钟扭曲难以解决、时钟功耗过大等问题。异步集成电路技术使用本地握手信号来控制电路各模块操作的时序,从根本上解决了同步集成电路技术面临的问题,并且异步集成电路具有功耗低、性能好、鲁棒性高和电磁兼容性好等优势。本文针对异步嵌入式微处理器设计与分析的关键技术,对异步集成电路的设计流程、异步电路的性能建模和分析技术、32位微处理器体系结构和微体系结构设计与实现的关键技术和异步微处理器的设计与实现的关键技术等方面进行了深入的研究。本文取得的主要研究成果如下:(1)提出了基于宏单元的异步集成电路设计流程。该设计流程充分利用了现有的同步集成电路EDA工具,将异步控制通路中的关键单元全定制为宏单元,同时异步数据通路的设计仍采用同步集成电路的设计方法。为了验证该设计流程,本文设计实现了一款32位异步乘法器,既验证了设计流程,也验证了异步电路在功耗和性能方面所具备的优势。(2)提出了基于排队网络的异步电路的性能建模和分析算法。排队网络作为一种系统级的建模和分析工具,具有很强的抽象建模能力,适用于对异步电路进行高层次建模和分析,在设计的早期为设计提供指导。本文提出了两类分析算法:基于闭环排队网络的分析算法和基于开环排队网络的分析算法,分别针对不同结构的异步电路进行建模和分析。(3)提出了基于Petri网的异步电路的平均周期分析方法和异步电路的重定时算法。为了分析异步电路的平均周期,本文提出了两种分析方法:基于P-不变量的分析方法和基于线性规划的分析方法。前者适合对异步电路的高层次的抽象模型进行分析,后者适合对异步电路的电路级模型进行分析。以平均周期分析方法为基础,基于同步电路的重定时技术,本文提出了异步电路的重定时算法,优化异步时延电路的性能。(4)提出并设计了一种32位微处理器的体系结构C32、并实现了一款32位同步嵌入式微处理器芯片。研究了32位微处理器的指令集设计、存储系统设计等关键技术。研究了基于该体系结构的同步嵌入式微处理器的微体系结构设计、逻辑设计和VLSI实现、测试和验证等一系列关键技术。同步嵌入式微处理器芯片已经通过0.18μm工艺的验证,工作主频为266MHz,通过较为复杂的应用测试了其正确性和稳定性,具有广阔的应用前景。(5)深入研究并设计实现了一种异步微处理器原型。在研究异步集成电路设计方法、建模和分析技术以及微处理器体系结构和微体系结构设计与实现等一系列关键技术的基础上,深入研究并设计实现了异步微处理器原型。异步微处理器原型遵循C32体系结构,以同步嵌入式微处理器的指令流水线为基础,采用基于宏单元的异步集成电路设计流程和解同步技术相结合的方法设计和实现。本文通过设计和实现异步微处理器原型,对异步集成电路设计方法、建模和分析技术以及微处理器的体系结构和微体系结构设计与实现技术等进行了验证。实践表明,这些技术是有效的,能够应用于异步微处理器的设计和实现中。
王兵[7]2008年在《基于异步映射的流水线替换策略研究》文中认为随着对于速度和功耗的要求越来越高,高性能微处理器设计变得越来越复杂。例如,Intel的Itanium2处理器使用了2.2亿个晶体管,包括11个功能部件,能够同时发射和提交6条指令。工作负载也在不停地变化,从早期以科学计算为主到今天个人桌面应用、服务器事务处理、电子商务应用和各种嵌入式应用并存。为了保持市场竞争力,功耗、速度和成本成为微处理器设计的核心要素。在这种背景下,基于全局时钟的同步电路遇到了前所未有的严峻挑战,其先天的技术特点使得其在速度和功耗的改进上的空间越来越小。相反地,异步电路具有低功耗、高性能等一系列相比同步电路的优势,但其极大的设计复杂度和异步资源的稀缺性严重影响了异步电路的设计和推广。本文以同步和异步设计相结合的思路,以流水线作为切入点和研究方向,提出了基于异步映射的异步流水线设计方法。它通过控制结构替换,将同步流水线的时钟替换成异步控制的握手信号,流水线的其他部分保持不变,从而在提高性能和降低功耗的基础上降低了异步流水线设计的难度。本文主要的创新和贡献之处包括:1.提出了用于异步映射的自控式单元,然后提出基于自控式单元的流水线模型,并证明了异步映射能够在保证流水线功能的前提下保证流水线的性能,对异步流水线的性能同时进行了描述和分析。2.在异步映射方法的基础上,叁种类型流水线,即简单结构流水线、复杂结构流水线和门控信号控制的流水线的替换策略被提出并进行研究,并对简单结构流水线的异步映射自动化进行了尝试。3.为了实现异步替换,提出了基于异步映射的流水线前端替换流程。前端流程最大的优点为规避了异步综合步骤,降低了设计者进行异步设计和门槛和复杂度。通过在前端设计的前半阶段采用同步设计,而在同步网表上进行异步控制单元的替换,并利用同步综合得到的时序约束进行延迟网络的生成,降低了设计复杂度和异步设计的入门门槛。4.简单流水线的24位流水线、基于ARM指令集的超标量复杂流水线和门控信号控制的流水线分别被用前端替换流程实现,以此证明异步映射的可行性和可靠性。其中简单流水线重点在于检验基于自控式单元的异步映射方法和异步替换流程的正确性;复杂结构流水线的异步替换重点分析了异步映射下同异步流水线的性能变化;门控型号控制的流水线主要目的在于检验利用自控式单元替换了门控时钟后的功耗情况。5.异步流水线的后端实现一向是设计的难点所在,本文专门对此进行阐述,对一些关键点进行重点分析,并提出异步标准单元和异步处理器的物理实现流程。在此基础上,24位简单流水线结构的流水线被实现并进行了功耗分析。采用异步映射的异步流水线,可以部分或完全避免异步逻辑综合步骤,降低了异步流水线的实现难度,设计者可以利用现有丰富的同步设计资源及成熟的EDA工具进行异步流水线的设计,这将有利于异步电路的发展。
尹志刚[8]2003年在《集成电路寄存器传输级测试生成》文中进行了进一步梳理集成电路(Integrated Circuit,简称IC)的设计验证与测试对保证其功能的正确性和可靠性非常重要,而时序电路测试生成则是其中一个相当困难的问题。本文在综述集成电路测试与设计验证的方法与技术的基础上,针对目前电路设计广泛采用的寄存器传输级(Register Transfer Level,简称RTL)的行为描述,提出了一种有效的测试生成方法,其生成的测试序列不仅可以用于电路的设计验证,而且可以供芯片的功能测试之用。本文的创新点如下:1.针对RTL行为描述,提出了精确而简练的抽象表示:进程是RTL行为描述的基本成分,其中的语句是过程性语句。通过抽象,本文将进程中语句的控制结构表示为“进程控制树”,将其中数据关系表示为“数据流向图”,且将其定义的电路行为表示成“定义行为图”。这些抽象表示是实现本文方法的基础。2.针对RTL行为的抽象,提出了用行为倾向驱动引擎展现电路行为的方法:所谓行为倾向,就是电路在当前状态下,最有可能表现电路行为的一次状态变迁。采用驱动引擎,可以自动地从电路的初始化状态开始,针对其行为倾向,形成一个状态变迁序列来展现电路的行为。在序列形成过程中,它所需要的输入激励序列被自动地产生出来。这种电路行为展现方式是本文方法的关键。3.利用行为倾向驱动引擎和自定义的RTL传输故障实现了无回溯的RTL测试生成算法:RTL传输故障是根据数据的传输关系定义的,检测这些故障不仅可以测试电路的功能,而且可以测试其芯片的故障。因此,针对RTL做测试生成是有意义的。为了使算法具有很高的效率,本文采用无回溯的测试生成方案,利用行为倾向驱动引擎展现电路行为的方式简单实现之。通过对ITC99基准电路进行实验表明,本文提出的方法较基于遗传算法的RTL测试生成方法平均要快至少3个数量级,而且得到的测试序列长度平均要短4%,相应的门级固定型故障覆盖率平均要高0.2%。这说明,本文的方法可以非常高效地产生质量相当甚至更好的测试序列。
谢晔[9]2008年在《基于Petri网的异步电路设计研究》文中提出异步电路由于没有全局时钟,与同步电路相比具备更好的可移植性、可以避免时钟偏斜、潜在的高性能以及低功耗等优势。异步电路设计技术也成为了一个研究热点,预计异步设计方法将会慢慢的替代现有的同步设计技术,成为业界的主流设计方法。Petri网呈现出了用于描述异步系统所需要的行为特性,如因果性、并发性、互斥性和冲突性等。所以Petri网可以非常方便的对异步电路进行描述。通过对网变迁的合理解释,Petri网既可以用于高级行为级描述又能对基于事件驱动和基于电平的电路进行低级的结构描述。STG是常用于描述异步电路行为特性的一类Petri网。STG具有强大的描述和建模能力,通过信号跳变的情况来描述各事件之间的相互关系,从而来捕获系统的行为特征,所以STG能够代表一个异步控制电路的行为特性。Petrify是一个支持基于Petri网设计异步电路的EDA软件,其操作简单功能强大,可以通过这个软件设计出速度无关异步电路。本文首先对异步电路及设计方法进行全面的介绍和总结:异步电路的定义、异步电路的主要电路模型和异步电路的主要设计方法。并且主要研究Petri网在异步电路设计中的重要意义,研究基于信号转移图(Signal Transition Graphs,STG)与Petrify的异步电路设计。最后本文通过研究STG的建模方式,使用STG来描述一些基本的异步电路构建块,并通过Petrify软件进行综合优化并得出其电路实现。
楚丽娜[10]2006年在《PCB级数字电路故障模拟实用化技术研究》文中研究表明随着微电子技术的发展，数字电路复杂程度在不断提高，尺寸也日益缩小，而使用越来越广，由此测试的作用越来越重要，尤其是后期使用过程中的及时诊断更是重中之重。如何对PCB级数字电路进行有效的诊断就成为当前研究的必须，为此，专门研制成功了PCB级数字电路测试向量自动生成系统PATGTA，PCB级数字电路故障模拟器即为PATGTA系统的一部分。 本论文深入的讨论了故障模拟理论，分析了故障模拟理论实用化的基本要求，在此基础上，设计实现了一个实用的PCB级数字电路故障模拟器。同时，对于含RAM电路提出了一种行之有效的故障模拟新方法。论文还对PCB级时序电路故障模拟中的多事件故障定义问题和对故障模拟的影响进行了深入讨论，提出了作者自己的看法。 实用的PCB级数字电路故障模拟器采用故障并行的并行故障模拟方法，在PATGTA系统中与测试生成紧耦合方式交替运行。对一拍测试激励(即一个测试时帧)的模拟采用叁段多遍的模拟方式。叁段指的是组合-时序-组合，多遍指的是二段组合模拟需进行多遍，一直到稳定为止。时序段模拟时，只需根据有无脉冲，模拟时序功能块的动作。在每一段，对功能块的模拟都采用正常模拟—>多事件故障模拟—>故障模拟的流程，具体实现采用子程序调用的方式。这样既保证了故障模拟的精确性，也与实际情况一致，又增强了系统的可扩展性，为功能块的更新提供了方便。同时，也研究了对特殊组件如：双向、叁态和总线结构的模拟处理。 鉴于含RAM器件的PCB电路的广泛性和特殊性，分析了含RAM电路故障模拟的特殊性，并提出了一种用于含RAM电路的故障模拟新方法。同时，还扩充了时序电路故障模拟中关于多事件故障模拟的定义，使之适用于含RAM的电路。并给出了相应的新的多事件故障识别和模拟方法，最后用实验电路的模拟结果验证了方法的正确性。 在研究中发现，当对时序电路需要产生故障字典时，已有的多事件故障的定义已不适用，需要更新。论文新提出了对PCB电路多事件故障的定义及处理方法，
参考文献：
[1]. 异步时序电路测试生成研究[D]. 姚志江. 中国科学院研究生院（计算技术研究所）. 2001
[2]. 基于寄存器传输级层次模型的测试生成研究[D]. 高燕. 中国科学院研究生院（计算技术研究所）. 2003
[3]. 低功耗异步FFT电路设计与实现[D]. 万立. 电子科技大学. 2016
[4]. 集成电路寄存器传输级故障模型与测试生成研究[D]. 杨修涛. 中国科学院研究生院（计算技术研究所）. 2006
[5]. 基于AMS的异步电路设计方法[J]. 万立, 贺雅娟, 张波, 李金朋, 马斌. 微处理机. 2016
[6]. 异步嵌入式微处理器设计与分析关键技术研究[D]. 王蕾. 国防科学技术大学. 2006
[7]. 基于异步映射的流水线替换策略研究[D]. 王兵. 上海交通大学. 2008
[8]. 集成电路寄存器传输级测试生成[D]. 尹志刚. 中国科学院研究生院（计算技术研究所）. 2003
[9]. 基于Petri网的异步电路设计研究[D]. 谢晔. 江苏大学. 2008
[10]. PCB级数字电路故障模拟实用化技术研究[D]. 楚丽娜. 北京邮电大学. 2006
标签：无线电电子学论文; 集成电路论文; 时序电路论文; 模拟电路论文; 测试模型论文; 控制测试论文; 电路设计论文;