一、基于DDS/PLL的宽带雷达信号产生系统（论文文献综述）
黄立东[1]（2021）在《小型FMCW MIMO雷达系统设计与成像算法实现》文中研究指明多输入多输出（MIMO）雷达是一种依靠多个发射天线和多个接收天线形成大孔径虚拟阵列来获得更高目标检测性能的新体制雷达。由于发射信号的正交特性和不同的天线布置方式,使得MIMO雷达可以同时获得波形分集和空域分集,因此其具有多自由度、更大可分辨目标数、高空域分辨力和抗干扰等优点。MIMO雷达可以克服恶劣天气或光照不足的影响,且MIMO雷达的天线尺寸小,成像积累时间短,有着强大的目标检测能力。MIMO雷达技术与调频连续波（FMCW）技术相结合,可以实现小体积、低功耗的高分辨率测距测角雷达。本论文主要开展了S波段小型FMCW MIMO雷达系统硬件设计及外场成像实验工作,并且用相关理论算法进行了实验数据验证,为以后的海洋船舶监测、空域无人机监测等应用场景打下基础。基于FMCW MIMO雷达系统设计与目标成像处理,本论文主要完成以下工作:首先,本论文从FMCW MIMO雷达的基本理论出发,介绍了FMCW雷达距离估计、MIMO雷达角度估计的基本原理,推导了FMCW MIMO雷达系统的数学模型,为系统的硬件设计和目标参数估计奠定了理论基础。然后,制定出一套小型FMCW MIMO雷达硬件系统的总体方案,按性能指标来设计系统的各个模块,并对各个模块进行功能测试、误差分析与技术改进。所设计的雷达系统为了产生高质量的FMCW信号,采用DDS激励PLL的结构作为信号发生器;为了在有限天线和数据信道上提升雷达分辨率,采用了时分复用的方式,在天线阵列中使用4个发射天线和4个接收天线扩展成16个等效虚拟天线;为了抑制期望距离外的噪声和提高接收机的动态范围,在信号调理电路中采用了可调频率带通滤波器和可调增益放大器。最后,对所设计的FMCW MIMO雷达系统进行外场实验测试,在实际场景中获取实验数据。使用FFT-波束形成算法对目标进行成像验证,并且使用Sp SF、Capon和MUSIC算法对目标进行高分辨率测距测角,对雷达系统的可行性和算法性能进行了评估验证。在论文的结尾总结了雷达系统设计与算法实现在论文中已经解决的问题,也指出了下一步仍然需要解决的问题。
张弘[2]（2021）在《一种多功能雷达信号发生器的设计与研制》文中研究表明雷达技术自诞生起便广泛应用于军事及民用领域,在通信、定位、气象等方面大放异彩。雷达诞生之初多采用外场试飞的方式进行各项性能测试,但这种测试方式受限于环境及成本因素。而雷达信号发生器能够模拟雷达回波信号,突破了外场试飞方式的限制,在雷达的设计、调试与检修中得到广泛运用。本文设计的多功能雷达信号发生器,可以实现不同频率及幅度组合的单频连续波、单频脉冲、线性调频、脉内双频信号的输出。为满足信号发生器的技术需求,本论文采用FPGA+DDS的架构并结合上位机软件来设计及实现多功能的雷达信号发生器。论文结构上,首先阐述了三种典型的信号发生器的频率合成技术,分别为间接频率合成技术、直接模拟式频率合成技术、直接数字式频率合成技术（direct digital frequency synthesis technology,DDS）,分析并比较了它们的工作原理及工作特点。本文基于DDS技术展开雷达信号发生器的设计。接着,根据课题要求对整体设计方案、硬件逻辑设计、软件设计展开了论述。整体方案包括软件程序设计、硬件逻辑设计、DDS信号合成、信号处理。上位机软件在Windows10上设计开发,该软件负责人机交互,用户输入雷达信号发生器的信号参数,通过串行通信接口（universal asynchronous receiver/transmitter,UART）与下位机通信。硬件采取FPGA+DDS的架构,FPGA作为中枢系统接收上位机的参数数据控制DDS产生信号,并反馈整个雷达信号发生器运行状态信息。DDS芯片采用AD9910,该款芯片具有优异的信号输出性能,在多种工作模式选择下可通过编程控制内置寄存器调制信号。设计了信号处理电路对DDS产生的信号进行优化处理,以达到技术指标。最后,本文介绍了雷达信号发生器软硬件系统的调试,包括通信测试及信号输出测试。通信测试中,上位机软件能够正常控制下位机系统输出对应波形,并获取运行状态信息。信号输出测试中,设置不同的信号参数输出单频连续波、单频脉冲、线性调频、脉内双频信号。信号的功能性指标（频率、幅度、脉宽、重频、带宽）与软件设置参数一致,性能指标经频谱测试表明杂散及噪声抑制均在60d Bc以上,符合项目技术要求。
李述[3]（2021）在《基于DDS线性调频雷达信号源的设计》文中认为作为信息化社会的关键组成部分,遥感系统、雷达探测、飞机航天、电子通信等领域都是研究的热点,这也要求频率源的性能技术具有相应提升。随着第五代移动通信技术和微电子行业的全面发展,高质量的信号源和先进的频率合成技术也有了更为广阔的应用前景和需求。目前,频段频带、相噪、杂散、输出功率、跳变频速度及频率稳定度是评价系统整体性能的重要依据,而频率源系统的优劣也限制了所在电路系统的上限。本文首先从频率源的各项性能指标出发,重点分析了与锁相环及其频率合成、直接数字式频率合成（Direct Digital Synthesizer）相关的重要技术。通过比较它们的特点,进一步介绍了几种常用的混合式频率合成方案,给本课题的研究提供了参考和依据。然后对课题频率源相关技术指标进行需求分析,筛选了相关设计架构,最终采用了DDS+锁相环（Phase Lock Loop）芯片的系统合成方案。它综合了二者的优势,使输出信号频率的分辨率及步进可以很精细、并且跳变频快捷,相位噪声优良、滤波和控制设计简便。具体到电路而言,由晶振产生较低的固定点频信号作为芯片和其他电路模块的时钟参考信号。接下来通过一个单片机开发板控制锁相环和直接数字频率合成芯片。分别让两个PLL电路模块输出不同的拟定点频信号用作直接数字频率合成的外部时钟和上混频频标,另外的DDS模块产生线性调频连续波（Linear Frequency Modulated Continuous Wave）信号。最后对产生的LFMCW信号进行上混频,放大和滤波等操作后,实现了本文目标频段的LFMCW信号。设计方案拟定后,根据设计指标进行了合理选件,完成了系统中功分器,用于时钟驱动的小信号放大器和滤波器等硬件电路的设计仿真,接着对本文频率源系统按照功能进行模块化划分,在此基础上完成了逻辑控制,锁相环,直接数字频率合成,电源供电等不同模块的电路设计,然后对总体电路的版图合理布局布线,完成了系统实物的设计加工,并使用频谱仪等仪器进行了相应电路调试和系统测试,将测试结果与设计目标进行比较分析,最终完成项目的整体要求。整体来看,本课题以频率合成相关理论为基础,从系统方案拟定到电路设计加工,得到最终的电路实物,综合实现了2-2.167GHz的LFMCW目标信号的输出,相应频率源系统的指标也达到预期。
刘亚腾[4]（2021）在《软件定义多通道相参信号合成架构的研究》文中研究表明信号源作为电子和通信设备的核心部件,其信号相参性能直接影响卫星定位精度、雷达测速测距准确度以及抗干扰性能,随着新一代无线移动通信产业蓬勃发展,信号源的应用场景逐渐扩大,多通道相参信号源结构设计的灵活性亟待提高。软件定义架构是一种面向用户分层设计的架构,用户可以通过该架构的上层应用软件与底层硬件资源进行交互,具有较好的灵活性。本文设计了一种将软件定义架构与信号源结构设计和相参性能仿真结合的方案,并在此基础上进一步研究如何提高其相参性以及灵活性,主要研究内容如下:基于信号合成理论在相关仿真平台进行信号源核心组件的建模,对建立的PLL、DDS、分频器、混频器和倍频器各组件模型进行仿真测试,结果表明各模型能够正常运行,通过计算并分析各模型输出信号的相位噪声,结果符合信号合成理论的推导,表明各模型可以模拟信号源组件的实际相位噪声特性。利用上述信号源组件模型搭建多通道相参信号合成框架,涵盖典型的DDS驱动PLL架构、DDS+PLL环内混频架构和DDS+整数PLL环外混频架构,针对DDS+整数PLL环外混频架构频率锁定状态不佳和相位噪声较为严重的问题,设计了DDS+小数PLL环外混频架构和PLL驱动DDS环外混频架构,测试结果表明基于该信号合成框架设计的多通道信号合成器具有较低的相位噪声。在多通道相参信号合成框架基础上,结合软件定义架构思想设计了软件定义多通道信号合成架构,该架构分为三层,上层应用层负责与用户进行直接交互,中层虚拟层负责提供对底层模块的调用逻辑,底层基础设施层包含了所有的仿真模型供上层调用,该架构实现了用户到多通道相参信号合成基本结构的简单交互,提高了整个系统的灵活性和可重构性。开发了基于软件定义多通道相参信号合成架构的多通道相参信号合成优化设计系统,该系统实现了单通道的手动参数输入模式、自动参数计算模式以及多通道的参数计算和相参性能优化功能,测试结果表明该软件具有实际可操作性和鲁棒性,功能较为完善,能够为多通道相参信号合成器的设计提供前仿真功能,从而达到优化多通道信号源相参性能的目标。
高德彭[5]（2020）在《SFCW信号源的研究与设计》文中提出步进频率源作为一种特殊的信号源,因其独有的特性在很多领域得到了广泛的运用。本课题针对步进频率信号的合成方法,以及以整个系统可用于穿墙雷达的研究为目的,从步进频率源的信号分析、关键指标、方案选择以及性能测试等方面对步进频率源进行了深入的研究,并在此基础上设计与实现了可应用于穿墙雷达设计的整个步进频率连续波收发系统。本文以步进频率连续波频率源为主体,主要完成了以下几方面工作:1.本文综合分析了各种频率源的优缺点以及其应用,选择步进频率连续波信号作为研究设计重点,设计出可应用于穿墙雷达的步进频率连续波收发系统。2.本文分析了各种频率合成技术的原理及其特点,最终确定了本设计的步进频率合成方案:DDS+PLL,并基于ADI公司的AD9850和ADF4350芯片设计步进频率源,同时设计了发射机补偿电路,并设计PCB板进行了测试。3.本文根据系统要求以及当前流行的接收方案选择合适的接收机方案,并基于ADI公司的AD8347设计出零中频接收系统,并设计PCB板进行了测试。经过测试,本课题SFCW信号源的研究与设计完成了发射信号的指标为:频率范围为1.1GHz-2.1GHz、步进频率为500k Hz,发射功率大约10d Bm,相位噪声小于-90d Bc@100k Hz,杂散优于-40d B,变频时间为116us。零中频接收机在1.1GHz-2.1GHz频带内的S11小于-3d B,满足整个系统的设计要求,在宽带的情况下实现了捷变频的效果,且各模块单独设计,基带频综部分可应用与其他频率源的设计中,具有一定的实用价值。
何昊[6]（2020）在《雷达目标模拟器快速测频模块设计》文中研究说明雷达目标模拟器作为一种典型的雷达测试仪器,对于验证雷达的目标分辨能力、多目标实时处理等功能具有重要作用,并能够缩短雷达研发周期,节省研制成本。随着电子技术的发展,雷达目标信号从固定的载频脉冲信号发展为具有宽带、捷变频等特性的多种制式信号,为了适应这种发展趋势,需要配置频率引导单元,即测频模块来对雷达载频进行快速精确测量,并根据测频信息配置捷变频单元使其输出频率与雷达工作频率相对应,实现目标快速锁定和跟踪功能。本论文在实现雷达目标模拟信号载波频率快速高精度测量基础上,增加了捷变本振单元,实现“测频+频率计算+频率合成”全功能覆盖,同时将捷变本振输出信号作为二次下变频的参考信号,与中频信号进行混频得到基带信号,从而降低对后级模数转换器的性能要求。本论文的主要研究内容包括:比较了基于宽带采样和直接频率分频测量两种方法的优缺点,分析了对于不同载波（连续波、脉冲波等）频率的测量方法;讨论了频率合成的几种主流方法并分析其对捷变频时间的影响,结合课题实际要求,确定了基于TDC+FPGA+DDS的硬件实现方案。针对测频单元和捷变频单元的关键指标对硬件进行选型,给出了RF信号增益自动控制单元、多级分频器单元、TDC测量单元、DDS+PLL捷变频等电路的详细硬件设计方案,并设计了相应的电源转换电路。研究了DDS与PLL混频后产生的谐波和杂散对输出信号的影响,使用Genesys等仿真软件进行仿真验证,设计了频率合成方案;研究了在FPGA内部完成测频数据接收处理和频率控制字合成等功能的实现方案,基于ISE14.7平台进行FPGA软件开发,完成了对TDC、DDS、PLL等硬件的逻辑设计。根据设计方案实现了测频模块硬件实物制作和调试,使用示波器、频谱仪、信号发生器等仪器对硬件电路进行实际功能测试,验证其在测频精度、频率转换时间等关键指标是否满足设计要求。通过实际测试结果表明,对于输入频率在100MHz-2GHz,动态范围40dB的输入信号能够实现误差小于1MHz的频率快速测量,并实现了1.2μs以内的频率捷变功能。通过本次设计为后续进行宽带雷达目标模拟器研制打下坚实基础。
刘国庆[7]（2020）在《基于宽带线性调频的无人机载毫米波避障雷达关键技术研究》文中认为无人机凭借成本低廉、机动性强等优势,在军事、民用领域得到了广泛的应用。在军用方面,无人机在战场侦察和监视、定位校射、毁伤等方面发挥巨大作用;在民用领域,已经在高压线电网巡检方面得到应用,它很好的解决了高压线电网巡检安全与巡检效率的问题,提升了线路电网的安全运行能力。同样在农业植保方面也被广泛应用。但是,在上述应用环境中,无人机都是在超低空情况下飞行。由于低空飞行环境非常复杂,所以,解决无人机的低空飞行安全,已经成了当务之急。为此,论文基于线性调频连续波雷达技术,开展无人机载避障雷达技术的研究。主要研究的内容包括:1.根据设计任务要求,基于宽带线性调频技术,提出了一种锁相型线性调频毫米波避障雷达方案。2.根据项目技术需求,优化设计了线性调频源并完成了线性调频源的研制,通过测试达到了项目的技术要求。3.针对OSVI-CFAR算法在均匀环境下性能下降的缺点,研究了一种OSVI-CFAR算法的改进方法,使之在均匀环境中依然发挥不错的检测效果。4.为提高雷达测距精度,研究了频率估计算法,并通过计算机进行了仿真实验分析。5.基于FPGA芯片,完成了线性调频毫米波避障雷达信号处理的系统设计与实现,主要包括中频滤波放大电路、模数转换电路、FPGA最小系统等硬件电路;以及FIR滤波、信号积累、改进OSVI-CFAR算法等的FPGA实现。6.最后对雷达系统进行了静态实验和外场无人机挂载实验,实验结果表明,本雷达系统能够较好的完成无人机避障电力线的要求。
刘晓波[8]（2019）在《无人机探测雷达信号处理系统设计与实现》文中研究指明近年来,由于无人机违规飞行导致的安全事故频发,对无人机实施有效监控成为了亟待解决的问题。雷达因其全天时全天候、覆盖范围广、作用距离远、探测精度高等优点,成为了对无人机进行探测的首要选择。本文根据雷达信号处理系统的设计指标,开展了算法流程和硬件方案设计以及硬件设计等工作,工作内容主要有以下三个方面:（1）根据系统设计指标,设计了包含数字下变频、脉冲压缩、动目标检测、恒虚警检测等完整的算法流程;结合系统需求设计了硬件方案,并对直接数字频率合成器、模数转换器（Analog-to-Digital Converter,ADC）、可编程逻辑门阵列（Field Programmable Gate Array,FPGA）等核心器件进行选型。（2）根据功能将系统硬件划分为发射信号产生模块、ADC采样模块、存储模块、控制与通信模块、FPGA模块、时钟管理模块、电源管理模块等7个模块,开展了原理图设计和印制电路板（Printed Circuit Board,PCB）设计。（3）搭建调试环境进行系统调试,验证了系统硬件工作正常、算法流程可行。在系统调试完成后进行了雷达整机调试,测试结果表明,无人机探测雷达工作性能良好,满足系统设计指标要求。针对低空、慢速、小型无人机的特点,本文雷达采用了窄波束和速度高分辨技术来改善对无人机目标的探测能力。在硬件方面,系统采用四倍数据传输率静态随机存储器（Quad Data Rate SRAM,QDR SRAM）来进行数据存储,能够在获得最大内存带宽的同时,简化系统设计;时钟管理模块采用锁相环的零延迟模式来产生系统时钟,输入时钟与输出时钟具有固定相位,提高了系统时序稳定性。
黄垒[9]（2019）在《D波段LFMCW体制实孔径成像雷达信号处理器设计与实现》文中指出隐身技术的实质是通过降低目标的雷达散射截面积（RCS）实现隐身的,反隐身雷达一个发展趋势就是往更高频率发展。D波段雷达传感器工作在110GHz～170GHz,位于太赫兹低端,属于毫米波雷达。现代隐身飞机多针对厘米波雷达进行设计,因此,在D波段的电磁信号照射下,飞机机体表面的每一个细微结构都可看作是一个散射点,从而增加了隐身飞机的RCS值。本文以某对空目标无线电反隐身近场探测技术项目为背景,设计并实现了一种D波段LFMCW体制实孔径成像雷达信号处理器,完成了信号处理相关软件的设计与调试。论文主要工作包括:1、设计了一种D波段LFMCW体制的实孔径二维成像方案。通过对LFMCW发射波形的设计、三通道虚拟基线相位干涉仪的设计和信号处理算法设计实现了对空目标的实孔径二维成像。并通过仿真分析了探测性能。2、根据设计的实孔径二维成像方案需求,研制了D波段LFMCW体制实孔径成像雷达的信号处理器硬件电路,完成了电路的原理图设计和PCB的加工焊接。同时也完成了中频本振频率源硬件电路的研制。3、在雷达信号处理器硬件平台上完成了实孔径二维成像信号处理的软件设计,具体包括三通道高速A/D采样软件设计、高性能FPGA+DSP信号处理软件设计、SRIO接口软件设计。同时在本振频率源硬件平台上完成了LFMCW中频波形产生软件设计。4、完成了本振频率源电路中频LFMCW波形产生测试,雷达信号处理器三通道中频采样及通道相位校准的测试,雷达信号处理器平台的信号处理及实孔径二维成像测试。通过测试结果验证了信号处理器相关软硬件设计的正确性和有效性。
段小莉[10]（2019）在《基于FPGA控制的低相噪捷变频率源设计》文中指出在近现代,伴随着科学技术的飞速发展,在电子对抗、雷达侦察、航天航空、无线通信、遥感遥测等领域,对频率源合成技术以及快速跳变频的技术要求也变得越来越高。现阶段的频率源合成技术的性能指标远达不到更高的性能要求,这也制约了我国在雷达侦查领域和超高速跳变频通信领域的发展。目前,高频段、高频率稳定度、宽频带、低相噪、低杂散、细步进、超高速跳变频及高输出功率成为频率源合成技术的目标。本文在结构上首先介绍了频率源合成的三种技术,它们分别是锁相频率合成技术、直接数字式（DDS）频率合成技术和直接模拟式频率合成技术。同时,在对锁相频率、直接数字式（DDS）、直接模拟三种频率源合成技术进行了分析后,比较了他们各自的优点和缺点;结合三种频率合成技术的优缺点研究了DDS激励锁相频率（PLL）合成、DDS与PLL环外混频和下变频锁相三种混合式频率合成方案的应用特点,然后介绍了DDS技术的工作原理、基本组成结构,DDS技术的相噪分析以及幅度相位、模数转换、时钟等因素对DDS杂散的影响分析。接着根据课题的实际以及相关技术指标的要求,对频率源系统方案进行设计,给出了课题的几种不同设计方案。通过过对几种不同方案的比选,分析它们各自的优缺点,最后采用了DDS+PLL的频率合成方法,这种方案充分结合了两者的优点,利用了DDS极高的频率分辨率、细步进、相位噪声低、频率变化快并且控制容易等优点与锁相环路（PLL）良好的跟踪及滤波特性相结合,并利用FPGA对DDS芯片功能引脚的控制,实现DDS在时钟的控制下输出不同的频率,从而使得锁相环路输出不同的频率,并保持一定的时间后继续转到下一个频率,很好地实现了捷变频。在软件功能实现方面对DDS的硬件电路中所使用的芯片进行了选择,对时钟信号、外围电路等模块进行了设计,同时对DDS的PCB版图的布局布线进行了合理的设计。最后对FPGA与AD9910通信控制的软件进行设计开发,并进行系统测试,完成项目的要求。
二、基于DDS/PLL的宽带雷达信号产生系统（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于DDS/PLL的宽带雷达信号产生系统（论文提纲范文）
（1）小型FMCW MIMO雷达系统设计与成像算法实现（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究的发展及现状 |
| 1.3 主要研究内容与框架 |
| 1.4 论文结构安排 |
| 第2章 FMCW MIMO雷达理论基础 |
| 2.1 引言 |
| 2.2 FMCW雷达原理 |
| 2.2.1 FMCW雷达测距原理 |
| 2.2.2 雷达中的距离分辨率和最大探测范围 |
| 2.3 MIMO雷达基本原理 |
| 2.3.1 MIMO雷达的优势 |
| 2.3.2 MIMO雷达虚拟阵元技术 |
| 2.3.3 MIMO雷达测角原理 |
| 2.3.4 MIMO雷达中的角度分辨率和最大角视野 |
| 2.4 FMCW MIMO雷达数学模型 |
| 2.4.1 远场窄带信号空间谱估计模型 |
| 2.4.2 FMCW MIMO雷达信号模型 |
| 2.5 本章小结 |
| 第3章 FMCW MIMO雷达硬件系统设计 |
| 3.1 引言 |
| 3.2 雷达硬件系统的总体结构 |
| 3.3 FMCW信号发生器设计 |
| 3.3.1 DDS与 PLL技术原理 |
| 3.3.2 DDS激励PLL信号发生器设计 |
| 3.3.3 FMCW信号发生器程序控制 |
| 3.4 雷达射频前端模块设计 |
| 3.4.1 功率放大器设计 |
| 3.4.2 功分器设计 |
| 3.4.3 混频器设计 |
| 3.4.4 低噪声功率放大器设计 |
| 3.5 MIMO天线阵列设计 |
| 3.5.1 MIMO天线等效原理 |
| 3.5.2 天线设计与布局 |
| 3.5.3 天线切换开关设计 |
| 3.6 雷达信号调理电路设计 |
| 3.6.1 中频滤波电路设计 |
| 3.6.2 中频放大电路设计 |
| 3.6.3 ADC采样电路设计 |
| 3.7 雷达系统测试与分析 |
| 3.7.1 测试环境 |
| 3.7.2 硬件模块测试与分析 |
| 3.7.3 FMCW MIMO雷达系统测试 |
| 3.8 本章小结 |
| 第4章 MIMO雷达成像算法实现 |
| 4.1 引言 |
| 4.2 外场实验数据的获取 |
| 4.2.1 系统工作流程 |
| 4.2.2 实验场景 |
| 4.2.3 实验数据保存 |
| 4.3 FFT-波束形成成像算法 |
| 4.3.1 成像原理 |
| 4.3.2 成像结果及分析 |
| 4.4 高分辨率目标参数估计 |
| 4.4.1 SpSF算法 |
| 4.4.2 Capon算法 |
| 4.4.3 MUSIC算法 |
| 4.4.4 实验结果分析 |
| 4.5 本章小结 |
| 第5章 总结与展望 |
| 5.1 全文总结 |
| 5.2 未来展望 |
| 参考文献 |
| 附录 |
| 硕士期间参与的科研项目 |
| 硕士期间获得的学术成果 |
| 硕士期间获得的荣誉 |
| 致谢 |
（2）一种多功能雷达信号发生器的设计与研制（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 雷达信号发生器的发展动态与研究现状 |
| 1.3 论文的结构与安排 |
| 第二章 信号发生器频率合成技术分析 |
| 2.1 间接频率合成技术 |
| 2.1.1 锁相环路结构 |
| 2.1.2 锁相环路工作过程 |
| 2.2 直接模拟式频率合成技术 |
| 2.2.1 固定频率合成法 |
| 2.2.2 可变频率合成法 |
| 2.3 直接数字式频率合成技术 |
| 2.3.1 DDS工作原理 |
| 2.3.2 DDS设计结构 |
| 2.3.3 DDS输出频谱分析 |
| 2.3.4 DDS工作特点分析 |
| 2.4 合成方案选择 |
| 2.5 本章小结 |
| 第三章 系统设计方案与硬件电路设计 |
| 3.1 整体设计方案 |
| 3.2 方案软硬件组成 |
| 3.2.1 DDS模块 |
| 3.2.2 FPGA模块 |
| 3.2.3 软件模块 |
| 3.3 信号处理电路设计 |
| 3.3.1 放大电路设计 |
| 3.3.2 滤波电路设计 |
| 3.4 本章小结 |
| 第四章 雷达信号发生器硬件逻辑开发 |
| 4.1 硬件逻辑开发方案 |
| 4.2 UART逻辑开发 |
| 4.2.1 UART基本原理 |
| 4.2.2 UART帧设计 |
| 4.2.3 接收模块设计 |
| 4.2.3.1 采样原理 |
| 4.2.3.2 采样逻辑设计 |
| 4.2.4 数据解析模块设计 |
| 4.2.5 数据打包设计 |
| 4.2.6 发送模块设计 |
| 4.3 DDS控制逻辑开发 |
| 4.3.1 DDS芯片工作模式 |
| 4.3.2 DDS芯片读写控制 |
| 4.3.3 单频连续信号调制 |
| 4.3.4 单频脉冲信号调制 |
| 4.3.5 线性调频信号调制 |
| 4.3.6 脉内双频信号调制 |
| 4.4 本章小结 |
| 第五章 桌面软件开发 |
| 5.1 软件总体设计 |
| 5.2 通信程序开发 |
| 5.3 应用程序设计与软件调试 |
| 5.3.1 应用程序设计 |
| 5.3.1.1 窗体结构设计 |
| 5.3.1.2 窗体逻辑设计 |
| 5.3.2 软件功能调试 |
| 5.4 本章小结 |
| 第六章 系统功能测试 |
| 6.1 通信测试 |
| 6.2 信号输出测试 |
| 6.2.1 测试结果 |
| 6.2.2 测试分析 |
| 6.3 本章小结 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻硕期间的研究成果 |
（3）基于DDS线性调频雷达信号源的设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究 |
| 1.2.1 国外研发历程 |
| 1.2.2 国内研发历程 |
| 1.3 本文主要内容和工作安排 |
| 第二章 频率源系统分析与设计 |
| 2.1 频率源主要性能指标 |
| 2.1.1 频率范围 |
| 2.1.2 频率分辨率 |
| 2.1.3 频率输出稳定度和准确度 |
| 2.1.4 频谱纯度 |
| 2.1.5 输出功率和系统体积 |
| 2.1.6 频率转换时间 |
| 2.1.7 线性度 |
| 2.2 锁相环基本理论 |
| 2.2.1 鉴相器 |
| 2.2.2 环路滤波器 |
| 2.2.3 压控振荡器 |
| 2.2.4 锁相环工作过程 |
| 2.3 常用的频率合成方案 |
| 2.3.1 直接模拟频率合成技术 |
| 2.3.2 直接数字频率合成技术 |
| 2.3.3 间接模拟式频率源 |
| 2.3.4 间接数字式频率源 |
| 2.3.5 锁相环频率合成技术 |
| 2.3.6 混合频率合成技术 |
| 2.4 本章小结 |
| 第三章 系统方案及功能电路设计 |
| 3.1 总体方案的考虑因素 |
| 3.1.1 工作频段 |
| 3.1.2 工作体制及原理 |
| 3.1.3 FMCW信号产生 |
| 3.2 总体方案的确定 |
| 3.3 设计指标及选件 |
| 3.3.1 频率源的设计指标 |
| 3.3.2 器件选择 |
| 3.4 时钟驱动放大器设计 |
| 3.4.1 直流扫描 |
| 3.4.2 稳定性仿真 |
| 3.4.3 输入输出匹配理论 |
| 3.4.4 匹配实现及最终电路结构 |
| 3.4.5 仿真结果及分析 |
| 3.5 功率分配器的设计 |
| 3.5.1 功分器理论 |
| 3.5.2 原理图仿真及结果分析 |
| 3.6 滤波器的设计 |
| 3.6.1 滤波器理论 |
| 3.6.2 滤波器主要指标 |
| 3.6.3 典型低通原型滤波器 |
| 3.6.4 系统中滤波器需求与设计 |
| 3.7 其他相关电路设计实现 |
| 3.7.1 集成放大芯片相关 |
| 3.7.2 电阻衰减网络理论 |
| 3.7.3 电阻功率分配网络 |
| 3.8 本章小结 |
| 第四章 硬件模块化电路设计 |
| 4.1 逻辑控制电路 |
| 4.2 锁相环电路 |
| 4.2.1 环路滤波器设计 |
| 4.2.2 锁相环电路模块原理图及版图 |
| 4.3 DDS电路 |
| 4.4 输出差分转单端电路 |
| 4.5 电源供电电路 |
| 4.6 整体结构 |
| 4.7 本章小结 |
| 第五章 调试方法与测量结果 |
| 5.1 测量流程与方法 |
| 5.2 测试结果 |
| 5.3 本章小结 |
| 第六章 总结与不足 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（4）软件定义多通道相参信号合成架构的研究（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.2.1 信号源的国内外研究现状 |
| 1.2.2 软件定义架构的国内外研究现状 |
| 1.2.3 软件定义多通道相参信号合成的国内外研究现状 |
| 1.3 本文的主要研究内容与贡献 |
| 1.4 本论文的结构安排 |
| 第二章 软件定义多通道相参信号合成相关理论 |
| 2.1 锁相信号合成技术理论 |
| 2.1.1 PLL原理 |
| 2.1.2 PLL相位噪声分析 |
| 2.2 直接数字信号合成技术理论 |
| 2.2.1 直接数字信号合成器原理 |
| 2.2.2 直接数字信号合成器相位噪声分析 |
| 2.3 信号合成器连接组件 |
| 2.3.1 倍频器 |
| 2.3.2 分频器 |
| 2.3.3 混频器 |
| 2.4 软件定义多通道相参信号合成理论 |
| 2.5 本章小结 |
| 第三章 多通道相参信号合成架构建模与仿真 |
| 3.1 建立仿真模型 |
| 3.1.1 PLL仿真模型 |
| 3.1.2 DDS仿真模型 |
| 3.1.3 倍频器和混频器仿真模型 |
| 3.1.4 分频器的仿真模型 |
| 3.2 仿真结果分析 |
| 3.2.1 PLL仿真结果分析 |
| 3.2.2 DDS仿真结果分析 |
| 3.2.3 混频器和倍频器仿真结果分析 |
| 3.2.4 分频器仿真结果分析 |
| 3.3 多通道相参信号合成架构分析 |
| 3.3.1 DDS驱动PLL架构 |
| 3.3.2 DDS+PLL环内混频架构 |
| 3.3.3 DDS+整数PLL环外混频架构 |
| 3.3.4 环外混频架构的改进方案 |
| 3.4 本章小结 |
| 第四章 软件定义多通道相参信号合成架构设计 |
| 4.1 软件定义相参信号合成架构整体设计 |
| 4.2 软件定义信号合成架构自动化方法 |
| 4.3 软件定义多通道相参信号合成架构设计 |
| 4.3.1 DDS驱动PLL架构参数计算 |
| 4.3.2 DDS+PLL环内混频架构参数计算 |
| 4.3.3 DDS+整数PLL环外混频架构参数计算 |
| 4.4 本章小结 |
| 第五章 软件定义多通道相参信号合成架构测试分析 |
| 5.1 软件定义信号合成架构应用层软件介绍 |
| 5.2 软件定义信号合成架构单通道模式测试分析 |
| 5.2.1 手动输入参数模式 |
| 5.2.2 自动计算参数模式 |
| 5.3 软件定义多通道相参信号合成架构的测试分析 |
| 5.3.1 DDS驱动PLL架构 |
| 5.3.2 DDS+PLL环内混频架构 |
| 5.3.3 DDS+整数PLL环外混频架构 |
| 5.3.4 环外混频架构改进方案 |
| 5.4 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（5）SFCW信号源的研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.3 本课题主要工作以及论文结构 |
| 第二章 步进频率信号的基本理论 |
| 2.1 步进频率信号介绍 |
| 2.2 步进频率信号源的关键指标 |
| 2.2.1 频率范围 |
| 2.2.2 相位噪声 |
| 2.2.3 频率步进量 |
| 2.2.4 脉冲宽度 |
| 2.2.5 杂散 |
| 2.3 其他类似频率源系统 |
| 2.3.1 脉冲体制雷达 |
| 2.3.2 调频连续波体制雷达 |
| 2.4 SFCW的应用 |
| 2.4.1 SFCW雷达测距原理 |
| 2.4.2 SFCW测距雷达距离分辨率 |
| 2.4.3 SFCW雷达系统总结 |
| 第三章 SFCW信号源设计 |
| 3.1 SFCW频率合成技术概述 |
| 3.1.1 PLL合成技术 |
| 3.1.2 DDS频率合成技术 |
| 3.1.3 混合频率合成技术 |
| 3.2 SFCW频率源设计 |
| 3.2.1 概述 |
| 3.2.2 芯片选型 |
| 3.2.3 步进频率的设计 |
| 3.3 补偿电路设计 |
| 3.3.1 概述 |
| 3.3.2 芯片选型 |
| 3.4 电路设计与PCB设计 |
| 3.4.1 DDS电路设计 |
| 3.4.2 PLL电路设计 |
| 3.4.3 补偿电路设计 |
| 3.4.4 PCB设计 |
| 3.5 实测 |
| 第四章 SFCW系统结构设计 |
| 4.1 两种接收机系统 |
| 4.2 接收系统设计 |
| 4.2.1 零中频接收机方案设计 |
| 4.2.2 SFCW整体系统结构 |
| 4.2.3 芯片选型 |
| 4.3 电路设计与PCB设计 |
| 4.3.1 正交解调器AD8347的电路设计 |
| 4.3.2 接收机前端电路设计 |
| 4.3.3 控制电路设计 |
| 4.3.4 电源电路设计 |
| 4.3.5 PCB设计 |
| 4.4 实测 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 附录1 攻读硕士学位期间申请的专利 |
| 致谢 |
（6）雷达目标模拟器快速测频模块设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.3 本论文的主要研究内容和结构安排 |
| 第二章 目标模拟器快速测频模块整体方案设计 |
| 2.1 频率测量与频率合成关键指标分析 |
| 2.2 测频模块整体方案 |
| 2.2.1 快速测频单元 |
| 2.2.2 捷变频单元 |
| 2.2.3 整体方案设计 |
| 2.3 测频模块工作流程 |
| 2.4 本章小结 |
| 第三章 目标模拟器快速测频模块硬件电路设计 |
| 3.1 射频输入信号调理电路 |
| 3.1.1 信号输入功分电路 |
| 3.1.2 单端转差分电路 |
| 3.1.3 自动增益控制单元 |
| 3.1.4 固定增益放大单元 |
| 3.2 多级分频电路 |
| 3.2.1 模拟信号分频电路 |
| 3.2.2 模拟-数字信号转换电路 |
| 3.2.3 数字分频电路 |
| 3.3 检波电路 |
| 3.4 基于TDC的高精度时间-频率测量单元 |
| 3.4.1 TDC芯片介绍 |
| 3.4.2 频率快速测量电路 |
| 3.5 FPGA选型 |
| 3.6 DDS硬件电路 |
| 3.6.1 DDS选型 |
| 3.6.2 DDS模块电路设计 |
| 3.7 倍频器电路 |
| 3.8 锁相环频率合成(PLL)电路 |
| 3.9 电源模块 |
| 3.10 本章小结 |
| 第四章 目标模拟器快速测频模块逻辑设计 |
| 4.1 高精度测频模块逻辑设计 |
| 4.1.1 TDC配置 |
| 4.1.2 高速测频数据接收 |
| 4.1.3 频率控制字快速合成 |
| 4.2 捷变频单元逻辑设计 |
| 4.2.1 DDS与 PLL配置 |
| 4.2.2 频率规划 |
| 4.2.3 输出频率快速切换逻辑 |
| 4.3 本章总结 |
| 第五章 系统测试与结果分析 |
| 5.1 板级功能测试 |
| 5.1.1 电源调试 |
| 5.1.2 输入动态范围测试 |
| 5.1.3 分频及检波电路功能测试 |
| 5.2 模块指标测试 |
| 5.2.1 测频精度测试 |
| 5.2.2 DDS输出功能测试 |
| 5.2.3 倍频器输出信号测试 |
| 5.2.4 DDS与 PLL混频输出测试 |
| 5.3 板级整体测试 |
| 第六章 总结与展望 |
| 6.1 课题结论 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（7）基于宽带线性调频的无人机载毫米波避障雷达关键技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 缩略词对照表 |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 无人机毫米波避障雷达 |
| 1.2.2 数字信号处理技术 |
| 1.3 论文结构 |
| 2 毫米波雷达系统设计 |
| 2.1 毫米波雷达工作体制的选择 |
| 2.2 AST-LFMCW体制雷达的工作原理 |
| 2.3 AST-LFMCW体制雷达的系统设计 |
| 2.4 AST-LFMCW体制雷达的参数选择 |
| 2.4.1 信号参数 |
| 2.4.2 系统参数 |
| 2.5 本章小结 |
| 3 线性调频源的设计与实现 |
| 3.1 方案选型与设计 |
| 3.1.1 方案选型 |
| 3.1.2 方案设计 |
| 3.2 硬件电路设计与实现 |
| 3.2.1 频率合成器 |
| 3.2.2 晶体振荡器 |
| 3.2.3 环路滤波 |
| 3.2.4 单片机控制模块 |
| 3.2.5 微带带通滤波器 |
| 3.3 芯片寄存器配置 |
| 3.3.1 LMX2595 功能配置 |
| 3.3.2 单片机程序烧录 |
| 3.4 调频源测试与分析 |
| 3.4.1 指标测试 |
| 3.4.2 性能测试 |
| 3.5 本章小结 |
| 4 毫米波雷达信号处理系统算法研究 |
| 4.1 数字滤波 |
| 4.1.1 FIR滤波器原理 |
| 4.1.2 FIR滤波器设计 |
| 4.2 信号积累 |
| 4.2.1 信号积累原理 |
| 4.2.2 影响长时间积累的因素 |
| 4.2.3 长时间积累方法的研究 |
| 4.3 目标检测 |
| 4.3.1 均值类恒虚警 |
| 4.3.2 有序统计类恒虚警 |
| 4.3.3 自适应恒虚警 |
| 4.3.4 经典恒虚警性能分析 |
| 4.3.5 改进OSVI-CFAR |
| 4.4 频率估计 |
| 4.4.1 栅栏效应 |
| 4.4.2 常用算法 |
| 4.4.3 算法性能比较 |
| 4.5 本章小结 |
| 5 毫米波雷达信号处理系统的设计与实现 |
| 5.1 方案设计 |
| 5.2 硬件电路设计与实现 |
| 5.2.1 中频滤波放大电路 |
| 5.2.2 模数转换电路设计 |
| 5.2.3 FPGA配置电路设计 |
| 5.2.4 时钟电路设计 |
| 5.2.5 电源电路设计 |
| 5.2.6 信号处理板设计与实现 |
| 5.3 信号处理算法的FPGA实现 |
| 5.3.1 时钟管理模块 |
| 5.3.2 FIR滤波器模块 |
| 5.3.3 信号积累模块 |
| 5.3.4 目标检测模块 |
| 5.3.5 串口模块 |
| 5.4 上位机设计与实现 |
| 5.5 本章小结 |
| 6 系统实验结果与分析 |
| 6.1 室外静态实验 |
| 6.1.1 室内测试 |
| 6.1.2 实验环境 |
| 6.1.3 实验结果 |
| 6.2 外场无人直升机挂载实验 |
| 6.2.1 实验环境 |
| 6.2.2 实验结果 |
| 6.3 本章小结 |
| 7 总结与展望 |
| 7.1 研究内容总结 |
| 7.2 研究工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（8）无人机探测雷达信号处理系统设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要工作及结构安排 |
| 2 雷达信号处理理论 |
| 2.1 带通采样 |
| 2.2 数字下变频 |
| 2.3 脉冲压缩 |
| 2.4 动目标显示 |
| 2.5 动目标检测 |
| 2.6 恒虚警检测 |
| 2.7 角度测量 |
| 2.8 本章小结 |
| 3 无人机探测雷达信号处理系统方案设计 |
| 3.1 雷达系统方案 |
| 3.1.1 雷达系统方案 |
| 3.1.2 信号处理系统总体方案 |
| 3.2 信号处理系统算法流程设计 |
| 3.2.1 雷达参数设计 |
| 3.2.2 系统算法流程 |
| 3.3 信号处理系统硬件方案设计 |
| 3.3.1 系统硬件方案 |
| 3.3.2 主要器件选型 |
| 3.4 本章小结 |
| 4 无人机探测雷达信号处理系统硬件设计 |
| 4.1 发射信号产生模块 |
| 4.1.1 DDS工作模式 |
| 4.1.2 DDS电路 |
| 4.1.3 滤波与开关电路 |
| 4.2 ADC采样模块 |
| 4.2.1 ADC工作模式 |
| 4.2.2 ADC前端电路 |
| 4.2.3 ADC电路 |
| 4.3 存储模块 |
| 4.3.1 QDR工作模式 |
| 4.3.2 QDR电路 |
| 4.4 控制与通信模块 |
| 4.4.1 以太网电路 |
| 4.4.2 控制接口电路 |
| 4.5 FPGA模块 |
| 4.5.1 FPGA配置电路 |
| 4.5.2 FPGA设计 |
| 4.6 时钟管理模块 |
| 4.6.1 时钟方案 |
| 4.6.2 锁相环配置 |
| 4.6.3 锁相环电路 |
| 4.7 电源管理模块 |
| 4.7.1 电源方案 |
| 4.7.2 电源电路 |
| 4.8 PCB设计 |
| 4.9 本章小结 |
| 5 系统调试 |
| 5.1 信号处理系统调试平台 |
| 5.2 信号处理系统硬件调试 |
| 5.2.1 发射信号产生模块 |
| 5.2.2 ADC采样模块 |
| 5.2.3 存储模块 |
| 5.2.4 以太网通信 |
| 5.3 信号处理系统算法验证 |
| 5.3.1 脉冲压缩 |
| 5.3.2 动目标检测 |
| 5.4 雷达整机调试 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（9）D波段LFMCW体制实孔径成像雷达信号处理器设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文的主要工作 |
| 2 D波段LFMCW体制实孔径成像雷达算法设计 |
| 2.1 D波段LFMCW体制实孔径成像雷达发射波形设计 |
| 2.1.1 线性调频连续波雷达测距测速原理 |
| 2.1.2 D波段LFMCW波形设计 |
| 2.2 D波段LFMCW体制实孔径成像雷达相位干涉仪设计 |
| 2.2.1 单基线相位干涉仪原理 |
| 2.2.2 测角精度和不模糊测角范围的矛盾 |
| 2.2.3 多基线相位干涉仪 |
| 2.2.4 D波段相位干涉仪基线设计存在的问题 |
| 2.2.5 虚拟基线相位干涉仪 |
| 2.2.6 D波段干涉仪基线设计 |
| 2.3 实孔径成像设计 |
| 2.4 D波段LFMCW体制实孔径成像雷达整体硬件框架设计 |
| 2.5 信号处理方案设计 |
| 2.6 算法仿真与分析 |
| 2.6.1 波形参数设计 |
| 2.6.2 测距测速性能分析 |
| 2.6.3 测角性能分析 |
| 2.6.4 成像仿真分析 |
| 2.7 本章小结 |
| 3 D波段LFMCW体制实孔径成像雷达信号处理器研制 |
| 3.1 D波段LFMCW体制成像雷达硬件框架 |
| 3.2 雷达信号处理器硬件设计 |
| 3.2.1 雷达信号处理器芯片选型与硬件框架设计 |
| 3.2.2 时钟电路设计 |
| 3.2.3 电源电路设计 |
| 3.2.4 TM320C6678 电路设计 |
| 3.2.5 VIRTEX-7(XC7VX690T)电路设计 |
| 3.2.6 SPARTAN-3(XC3S200AN)电路设计 |
| 3.2.7 A/D转换电路设计 |
| 3.2.8 信号处理器电路PCB设计 |
| 3.3 本振频率源硬件设计 |
| 3.3.1 本振频率源芯片选型与硬件框架设计 |
| 3.3.2 电源电路设计 |
| 3.3.3 DDS硬件电路设计 |
| 3.3.4 本振频率源电路PCB设计 |
| 3.4 硬件电路调试 |
| 3.4.1 信号处理器上电和时钟测试 |
| 3.4.2 信号处理器SRIO接口调试 |
| 3.4.3 信号处理器网口调试 |
| 3.5 本章小结 |
| 4 D波段LFMCW体制实孔径成像雷达软件设计 |
| 4.1 D波段LFMCW成像雷达软件总体框架 |
| 4.2 D波段LFMCW成像雷达FPGA软件设计 |
| 4.2.1 FPGA软件框架设计 |
| 4.2.2 AD9680 配置模块设计 |
| 4.2.3 AD接口模块设计 |
| 4.2.4 时序控制及数据截取模块设计 |
| 4.2.5 加窗FFT处理模块设计 |
| 4.2.6 数据重排与并行MTD处理模块设计 |
| 4.2.7 周期图累积和恒虚警处理模块设计 |
| 4.2.8 SRIO接口模块设计 |
| 4.3 D波段LFMCW成像雷达DSP软件设计 |
| 4.3.1 虚拟基线干涉测角软件设计 |
| 4.3.2 距离速度解耦合软件设计 |
| 4.3.3 网口通信软件设计 |
| 4.4 D波段LFMCW成像雷达本振频率源FPGA软件设计 |
| 4.5 本章小结 |
| 5 D波段LFMCW体制实孔径成像雷达信号处理功能测试与分析 |
| 5.1 本振频率源波形产生测试 |
| 5.2 中频信号采集与通道校准测试 |
| 5.3 信号处理功能测试与分析 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（10）基于FPGA控制的低相噪捷变频率源设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 频率源合成技术的研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 论文的主要工作及结构安排 |
| 第二章 频率源合成技术 |
| 2.1 频率源合成技术综述 |
| 2.1.1 锁相频率合成器 |
| 2.1.2 直接数字式频率合成器(DDS) |
| 2.1.3 直接模拟式频率合成器 |
| 2.1.4 频率合成器的合成方法的比较 |
| 2.2 混合式频率合成方案 |
| 2.2.1 DDS激励PLL频率合成方案 |
| 2.2.2 DDS与PLL环外混频合成方案 |
| 2.2.3 下变频锁相频率合成方案 |
| 2.3 小结 |
| 第三章 DDS技术理论分析 |
| 3.1 DDS技术工作原理 |
| 3.2 DDS的基本结构 |
| 3.2.1 相位累积加法器 |
| 3.2.2 正弦查询表ROM |
| 3.2.3 数模转换器DAC |
| 3.3 DDS技术的相噪分析 |
| 3.4 DDS技术的杂散来源 |
| 3.5 小结 |
| 第四章 频率源系统方案设计 |
| 4.1 系统方案比选 |
| 4.2 系统电路组成 |
| 4.2.1 取样VCXO电路 |
| 4.2.2 梳状谱发生器与开关滤波电路 |
| 4.2.3 锁相环电路 |
| 4.2.4 DDS模块电路及FPGA对 DDS的控制电路 |
| 4.3 相位噪声的具体分析 |
| 4.3.1 系统方案相噪预算 |
| 4.4 杂散仿真验证 |
| 4.4.1 杂散的概念 |
| 4.4.2 系统方案杂散分析 |
| 4.4.3 杂散优化方案 |
| 4.5 小结 |
| 第五章 DDS硬件电路设计 |
| 5.1 DDS芯片的选取原则 |
| 5.2 AD9910 芯片简介 |
| 5.3 DDS模块设计 |
| 5.3.1 DDS时钟信号实现 |
| 5.3.2 DDS设计的外围电路 |
| 5.3.3 DDS PCB版图设计 |
| 5.4 小结 |
| 第六章 系统方案功能实现及验证 |
| 6.1 FPGA控制AD9910 的软件实现 |
| 6.1.1 FPGA接口芯片介绍 |
| 6.1.2 FPGA与 AD9910 的连接 |
| 6.1.3 AD9910 寄存器的配置 |
| 6.1.4 FPGA对 AD9910 的控制写入 |
| 6.2 系统实物及测试图 |
| 6.3 小结 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
四、基于DDS/PLL的宽带雷达信号产生系统（论文参考文献）
- [1]小型FMCW MIMO雷达系统设计与成像算法实现[D]. 黄立东. 海南大学, 2021(11)
- [2]一种多功能雷达信号发生器的设计与研制[D]. 张弘. 电子科技大学, 2021(01)
- [3]基于DDS线性调频雷达信号源的设计[D]. 李述. 电子科技大学, 2021(01)
- [4]软件定义多通道相参信号合成架构的研究[D]. 刘亚腾. 电子科技大学, 2021(01)
- [5]SFCW信号源的研究与设计[D]. 高德彭. 南京邮电大学, 2020(03)
- [6]雷达目标模拟器快速测频模块设计[D]. 何昊. 电子科技大学, 2020(07)
- [7]基于宽带线性调频的无人机载毫米波避障雷达关键技术研究[D]. 刘国庆. 南京理工大学, 2020(01)
- [8]无人机探测雷达信号处理系统设计与实现[D]. 刘晓波. 南京理工大学, 2019(01)
- [9]D波段LFMCW体制实孔径成像雷达信号处理器设计与实现[D]. 黄垒. 南京理工大学, 2019(01)
- [10]基于FPGA控制的低相噪捷变频率源设计[D]. 段小莉. 电子科技大学, 2019(04)