上海机电工程研究所
综合电子构架是指对已确定的需求，运用成套、完整的工具，在规划的步骤下进行技术实现规划和构架。总线，最早是指汇集在一起的多种功能的线路。后经深化、延伸，指计算机内各模块及计算机之间的一种通
信系统。总线按照传输方式，可分为并行总线和串行总线，并行总线随着传输速率的提升，信号间同步变的日益困难，且无法解决串扰问题；目前在PC领域和嵌入式系统中，高速串行通信总线正全面代替并行总线。本文描述目前常用的综合电子构架和数据总
并对优缺点、应用领域进行分析，可供战术弹上总体部综合电子系统设计参考。
1、综合电子构架分析
1.1 CPCIE总线构架（由计算机领域扩展到嵌入式领域）
1993年，INTEL公司推出PCI（Peripheral Component Interconnect Local Bus）局部总线技术，实现CPU与计算机外设之间的高速数据交互。经过PICMG组织消化、吸收，形成Compact PCI，简称CPCI。2002年，PCI-SIG组织推出了以串行通信为基础的PCI Express总线标准，以替代并行数据传输的PCI总线，其影响开始扩展到嵌入式系统领域。PICMG组织借鉴了CPCI的经验，于2005年6月推出PCIE总线的嵌入式和工业应用版本，称为Compact PCIE，简称CPCIE。CPCIE在电气方面兼容PCIE规范，并明确规定了CPCIE的应用环境，应用环境兼容CPCI的工业和嵌入式系统应用领域，扩展到了军方（Military）和航空航天（Aerospace）应用环境。
在CPCIE系统中，有三种模块类型：系统板（System Board）、交换板（Switch Board）、外设板（Peripheral Board）。外设板又根据接口类型及PCIE通道的数目进一步分为类型1外设板（有2个PCIE通信链路）、类型2外设板（有1个PCIE通信链路）、hybrid外设板（兼容PXI总线接口），以及传统CPCI外设板（兼容CPCI构架）。CPCIE连接器类型有高速差分信号连接器、低速单端信号连接器、供电连接器及用户自定义信号连接器等。
分析：鉴于PCI及PCIE系统在PC领域的巨大成功，PICMG组织在1995年、2005年分别将PCI、PCIE总线协议引入到工业和嵌入式系统应用领域，发布了CPCI、CPCIE架构。从此，CPCI、CPCIE构架不再是一种单纯的总线技术，而是为整机设计提供了一种工业标准。CPCI、CPCIE构架还影响到测控领域，成为PXI、PXIE标准。CPCI、CPCIE构架的推出，使得整机构架标准从无到有，这是CPCI、CPCIE构架的贡献，但它只局限于PCI、PCIE总线协议，过于单一的总线协议已明显不能满足嵌入式系统多样化的数据传输要求，这就是CPCI、CPCIE构架的缺点。
1.2 VPX总线构架（专为嵌入式系统）
1987年，VME(Versa Module Eurocard Bus)总线被IEEE组织认可，成为IEEE1014标准。2002年前后，整个总线领域正发生第三次革命。在PC领域，以PCIE为代表的串行的、点对点通信构架迅速占领了PC市场，并影响到嵌入式、工业控制、军事应用领域；在嵌入式领域，多种串行总线标准，如SRIO、JESD204、FC、Aurora等协议越发成熟，应用广泛。这些串行通信的总线形式逼迫VITA(VMEbus International Trade Association)组织对并行的VME总线进行改变。
在这种情况下，2007年，VITA组织正式推出VPX（VME and PCI eXtensions）协议，它充分借鉴了VME、CPCI、CPCIE总线的优点，在信号完整性、结构、连接方式，都做了优化，它的起点速度就达到了单通道3.125Gbps（1个差分对）。VPX总线，是对VME总线构架的最重大也是最重要的改进。VPX标准完全摒弃了并行总线的传输方式，采用串行传输方式，集成了更多的I/O，增加了系统带宽，改变了格式布局，并将对手PCI/PCIE构架吸纳为自己的子集，VPX以一种更为开放的姿态应用于嵌入式、工控、国防等领域。
JESD204、SRIO、PCIE等总线，是基于物理层实现某种协议，有自身的硬件（物理层要求）和软件（协议层要求）；VPX构架则不同，VPX构架对具体协议没有过多要求，可支持以太网、422、SRIO、PCIE、JESD204、FC等多种协议，所以是一种开放的构架；与CPCIE构架相比，VPX逻辑功能的划分并不影响物理形式的一致性。
VITA46.0规范定义了自然散热和传导散热条件下的VPX标准模块的结构、连接器类型、信号定义、电源、时钟等。VPX标准的机械加固规范，即VITA48标准，也是一个协议簇，分别规定了多种散热条件的机械特性。2010年，VITA组织又推出了VITA65标准，详细规定了VPX各功能模块的位置、标识、电源、信号定义等参数，主要解决不同厂商对VPX接插件的定义信号不同而造成的设备不兼容问题，以达到应用最大化。VPX构架也因上述优点，成为目前最具发展潜力的总线技术。
VPX自问世后，其应用已遍及工业控制、军用系统、航空航天、交通运输和医疗领域，其主要应用还是在军用和航空航天领域的嵌入式系统。
VITA 74引入了一种实现小型（SFF）耐用设计的新方法，其基于模块的独特形式为开发COTS SFF系统的构架师提供了更大自由度，即VNX构架。VNX的机加工机箱、坚固的背板与传导冷却模块相结合构成了极其耐用的组件。VNX设定了机械和电气要求，涵盖小型VPX结构，并经过简化以满足新的应用范围。采用VNX构架产品一般比采用普通VPX构架产品结构尺寸上降低40%左右。该标准鼓励供应商提供系统组件，包括模块、背板、封装以及完整的解决方案。其内部明确制定了堆叠高度为12.5mm和19mm的高密度SEARAY直角连接器。选择这些连接器的原因在于它们具备高速能力和耐用性设计。目前嵌入式市场继续推进着VNX尺寸、重量和功耗等突破极限。其中许多都要求在提供高性能的同时显著减少尺寸和功耗。基于VITA 74标准的产品服务于需要加固型产品的市场，这些产品需要走在行业前沿的数据平面互连技术和产品支撑。很多供应商已经将这些VNX技术相融合，提供如下功能的产品：
a.小型（SFF）交换串行互连；
b.开放式背板设计；
c.模块级的与传统I/O兼容性产品；
d.可提供12.5mm和19mm模块高度。
分析：VPX（VME and PCI eXtensions）构架以一种后来居上的态势，横扫传统的VME市场，相对于CPCIE构架，体现出自己独特的优势，是嵌入式串行总线的集大成者，真正展现了高速串行总线通信的强大生命力。虽然VPX构架与CPCIE构架，都有不同的发展历程、相对固定的应用市场，但VPX最初就是专注于军工和航天领域的嵌入式应用，且推出了针对光纤信号、模拟信号、射频信号的连接标准；而CPCIE则是半路出家，从PC领域应用跨到嵌入式领域，所以在嵌入式领域，可靠性、稳定性、信号完整性方面，VPX更胜一筹。
1.3 FC总线构架（偏向于网络领域）
SAN(Storage Area Networks)技术涉及通信构架、转接卡、交换器、连接器，以及存储设备，为了实现SAN存储系统中的各设备高速率、低延时互连，实现一种接口统一、协议统一的数据传输方式，ANSI组织于1988年研究并推出FC标准。FC标准的提出，其目的是提供一种能够为存储设备、IP数据网、音频流等应用提供高速数据传输的骨干网络技术。通过许多公司长期的努力，FC技术已演变成熟，能够完成数据高速传输，具有带宽高、扩展性强、延迟低、传输距离远等特点，在网络数据存储、高速IP数据网、音视频流等领域都有广泛应用。
FC标准技术上综合了硬件通道技术和软件网络技术这两种技术的各自优势。主要有以下优点。
（1）传输速率高：FC技术的起始速率为1.0625Gbps（1GFC），，并迅速推出2GFC、4GFC等标准，而同期的SCSI技术只有160Mbps。
（2）通信距离远：FC技术采用光纤，可达到10km，而SCSI技术只能达到25m。
（3）通用性好：FC技术是一种传输技术，可实现SCSI、IP、HIPPI等多种协议的传输。
鉴于FC技术在数据传输方面的优点，FC技术处理应用于SAN外，还扩展到航空航天领域，并由此诞生了一个称为FC-AE的FC协议子集，用以规范航空电子环境中的FC交换网络与网络拓扑。FC-AE主要设计应用领域在航空电子指挥、控制、检测、仿真、信号处理和传感器/视频信号传输等方面。
分析：FC(Fibre Channel技术的出现，其最初设想是寻找一种高速传输通道与网络技术的结合，以解决企业级的基于SCSI的SAN存储问题，并通过FCP协议实现SCSI命令向FC协议的映射和解析。基于这种思路扩展，后续T11和FCIA组织又陆续推出了其他高层协议向FC技术映射，如FC-SATA、FCoe等，而FC-AE协议簇则是FC技术针对航空环境应用需求的具体优化，如FC-AE-1553、FC-AE-ASM等协议已应用于国内外多个型号机型。此构架不太关注硬件的标准化设计。
2、综合电子总线分析
从互联级别上讲，SRIO支持3C连接：Chip-Chip、Card-Card、Chassis-Chassis。前期PCIE总线，仅是一种串行的PCI总线扩展，只应用于X86构架的PC系统，不能用于嵌入式的多种类处理器的互连，即PCIE不具备Chip-Chip的连接能力。
从拓扑灵活性讲，SRIO协议可支持嵌入式系统中星状、网状、环状、树状及菊花链等多种拓扑结构，数据传输方式灵活多样，支持对等数据交互（Peer-to-Peer）；而PCIE协议只支持树状的拓扑结构，其他节点的数据交互只能通过跟联合体的中转，数据流复杂、延时大，较适用于一个中央处理器的商用PC构架，不太适用于多处理器需要对等数据交互的嵌入式系统。
从构架独立性讲，Ethernet严重依赖网络协议栈，若没有协议栈的支撑，单纯用一个应用层程序是无法解析以太网的数据帧格式的，这会增加嵌入式系统的成本。高级的嵌入式系统应用层软件应该脱离对具体协议栈及支撑硬件的要求，这一点决定了以太网不适用作嵌入式系统互连；SRIO协议是由硬件实现的，所以它对于现存的操作系统和应用软件是透明的，SRIO支持读、写、流等操作，以及消息传递机制，应用层简单。
从速率、带宽性能及可裁剪性上讲，SRIO1.3版本支持1.25、2.5、3.125Gbps，高于PCIE1.0版本的2.5 Gbps，以及以太网协议的10、100、1000Mbps；SRIO协议的帧头帧尾的开销要更小一些，即带宽利用率更高；从可裁剪性上，SRIO支持3个速率，可选择低速以满足低功率要求，而PCIE不具有可裁剪性。
从传输延时、中断响应上讲，以太网复杂的多级硬件和协议栈造成数据延时约为100us，明显不符合嵌入式系统的实时性要求，PCIE的数据传输需要延时RC的中转（树状结构的缺点），路径明显多于支持Peer-Peer传输的SRIO协议，造成的延时远远大于SRIO协议ns级的时延。SRIO可通过消息和门铃产品中断，并由对方响应，是双向的，而PCIE的中断只能由EP（End Point）发起，RC（Root Complex）响应，是单向的，不适用于多处理器构架的嵌入式系统。
3、结论
本文针对弹上综合电子构架和总线技术特点、优劣及应用领域进行分析，可供弹上总体单位进行综合电子系统设计参考，具有重要的工程价值。
参考文献
[1] 张峰.嵌入式高速串行总线技术（基于FPGA实现与应用） 电子工业出版社
[2] 藏春华等 综合电子系统设计与实践 北京航空航天大学出版社
[2] 电子系统构架师 百度文库
[3] 电子系统设计方法及步骤 百度文库
[4] 电子系统设计的基本方法 百度文库
论文作者:孟光韦 童玲 何云东 蔡克荣 张学进 仇理宽
论文发表刊物:《中国西部科技》2019年第10期
论文发表时间:2019/11/26
标签：构架论文; 总线论文; 协议论文; 领域论文; 标准论文; 嵌入式系统论文; 嵌入式论文; 《中国西部科技》2019年第10期论文;