摘 要： 针对未来航天航空装备系统体系需求和制导控制设备一体化、小型化、可重构等多方面约束条件，按多功能综合的电子系统设计的思路，在SiP技术上提出了多接口组合和异构多核叠加等设计方法，突破高密度高速薄膜混合SiP工艺技术，实现了涵盖多种应用需求，功能容量较大而封装较小，能够满足航天和军用型号系列化发展中多阶段多应用方向需求的SiP产品。
关键字：多核； 异构； 系统级封装； 片内互联技术
1引言
多功能异构SiP继承相关处理器、逻辑整列、存储器、总线接口等现有技术积累，结合国内民用高性能硬核模块快速发展应用的经验，研究一种结合ARM和DSP的多核异构系统集成架构设计。由于引入多片不同架构的运算芯片，会导致SiP内部总线设计复杂，芯片间协同难度大，导致系统资源分配不均、总线时序冲突等问题，最终使得SiP整体性能下降。针对以上问题，异构多芯片SiP架构将从以下三方面开展研究：
2异构芯片功能协同设计
采用ARM + DSP+ FPGA形式的多核异构系统集成架构设计。这种设计模式的优点是可以让ARM专注于事务处理而将DSP专注于数字信号处理，可以将原来许多在FPGA中做的事务管理及数字信号处理算法移植到ARM/DSP中来处理。FPGA作为大规模可编程器件，可以专注于加载功能IP核实现各个不同弹载嵌入式产品功能，这种架构的优点是，在不大量堆叠片内芯片的前提下，尽可能发掘片内资源，让每片芯片专职于其擅长的运算，从而实现SiP的高性能大容量设计。总体设计方案如图1所示。
图 1多核异构功能设计框图
具体考虑封装的可实现性，高速大容量多功能弹载SiP芯片，需要在有限空间内封装不同架构的高速ARM、数字信号处理器DSP、大规模编程器件FPGA，裸芯片安放和电信号连接以及EMC电磁兼容性直接受整体架构设计影响，考虑到多方面设计需求和工艺实现方法，考虑SiP内分层安装或分区域方式。例如：上层基板放置以ARM处理器和总线电路、模拟电路为主的数模混合电路，将功能类似的芯片集中，便于布局布线；下层基板主要放置DSP、FPGA以及存储芯片在内的数字芯片。
3SiP封装内部的总线架构设计
将处理器（ARM、DSP）、可编程逻辑器件（FPGA），存储器（SRAM 、FLASH）、多种外设接口（1553B总线接口、CAN总线接口、高速UART接口、SPI接口、I2C接口、通用I/O）集成在同一封装内，完成弹载嵌入式处理设备数据流控制、数据解算和算法控制等功能。封装体内各芯片间的连接和从属关系，将极大程度影响SiP的性能。
将开展SiP封装内总线架构设计研究。依据SiP内各个芯片功能各有侧重：DSP作为芯片主处理器完成高速数据解算功能；ARM利用其丰富的通用接口，完成各低速外设接口控制及部分实时性要求较低的运算，提出总线设计方案：采用主从式的连接方式原则，通过桥接器将ARM核的AHB总线与DSP核的主机口，辅之以APB（高速外设总线）进行连接的实现形式。通过桥接器，ARM核可以访问DSP几乎所有的存储器空间，并可以实现对DSP核启、停、复位等控制操作；同时通过扩展ARM核的中断控制及少量信号连接，还可以实现DSP核到ARM的中断响应处理模式，从而实现数据处理与事务处理的合理搭配。桥接器的传输能力：主机口缺省为16位、异步工作模式：最高可按照DSP核1/6频率下按16位连续传输数据（以250MHz为例：峰值速率660Mbps）。在芯片内部，该主机口可以扩展为32接口，从而实现DSP核1/6频率下按32位连续传输数据（以250MHz为例：峰值速率1.33Gbps）。
4专用功能IP核设计
在目前产品设计中，通用模拟接口，惯性测量，数据综合等功能均由处理器负责完成。在本研究中，寻求一种基于FPGA的灵活IP核设计方法，实现功能的模块化，可以根据需求灵活选用、配置各功能模块。这种方法的优点是彻底解放DSP、ARM等处理器的运算能力，使其可以专门用于数字信号处理、事件管理等任务，不再执行繁杂非数据工作。
计算机电路经常需要实时运算处理各类型导引头数据，涉及的数据多判别过程复杂，耗费大量DSP运算资源，导弹在复杂外部环境和高强度电子对抗作战过程中，多种信号数据实时采集处理运算导致系统资源需求急剧放大，从而对DSP运算能力提出极高的要求，基于FPGA资源的数据综合处理模块主要通过软件功能硬件处理的技术路线，替代部分DSP的实时运算处理功能。
惯性测量信号和卫导接收信息处理等模块通过RS422等接口与惯导IMU等信息采集终端模块连接，根据武器系统及相关功能模块通讯协议读取处理测量数据。例如根据捷联导航算法，完成四元素解算，更新，导航数据计算等功能。通过此种方式，可将多种进口协议解析、数据处理芯片的功能用专用IP实现，可进一步压缩进口元器件的使用率，提高系统集成度。
5结论
本文提出一种基于异构芯片的内部逻辑的设计，该设计的特点继承相关处理器、逻辑整列、存储器、总线接口等现有技术积累，让每片芯片专职于其擅长的运算，从而实现SiP的高性能大容量设计。优化芯片内部总线设计，增强芯片间协同度，提高系统资源分配率，并着眼于解决总线时序冲突等问题，最终提升产品整体性能。
参考文献
[1]陈航,. 基于SiP技术弹载计算机的研究[J]. 机电产品开发与创新,2016,(4).
[2]黄虎,李华,孔勇,范国臣,张耀磊,. 基于SiP技术的空间飞行器综合电子系统[J]. 电子与封装,2016,(9).
[3]王良江,杨芳,陈子逢,. 高密度SIP设计可靠性研究[J]. 电子与封装,2014,(4).
[4]邓德强. SiP封装数字电视接收端芯片组件研发[D]. 华南理工大学: 华南理工大学,2012.
[5]陈悦,周晓宁,季秀霞,. SIP技术的发展与应用[J]. 印制电路信息,2015,(9).
[6]代明清,韩强,邓豹,段小虎,. 基于ARM和FPGA的SiP系统级封装设计[J]. 微型机与应用,2014,(1).
[7]D.Edwards&M.Murtuza, The road ahead for SiPs[J]. Solid State Technology. Feb 2011. Vol. 54, no. 2, pp. 11-12.
[8]Availink Inc , An empirical study of quality improvement on SiP assembly issue[C]. 2015 China Semiconductor Technology International Conference, CSTIC 2015.
论文作者:李虎、陈丽婷、张少华
论文发表刊物:《科技新时代》2019年5期
论文发表时间:2019/7/25
标签：芯片论文; 多核论文; 总线论文; 功能论文; 数据论文; 架构论文; 接口论文; 《科技新时代》2019年5期论文;