李奕[1]2004年在《FLASH测试器的设计与实现》文中研究说明在生产测试过程中,需要对芯片进行各种测试。一旦测试出现问题,很可能要对单颗微处理器进行详细的分析和测试。市场上现有的普通编程器不足以满足测试的需求,而大型测试器器主要用于成批芯片的成组测试,用来测试单颗微处理器在使用上非常复杂,而且浪费资源,既会增加芯片的生产成本,也会影响芯片的正常出货时间。本论文实现了国内首个为芯片生产者设计的专用FLASH测试器,其功能远远多于普通编程器,并首次将整合测试功能并入小型测试器,使其可以运行一系列独立程序,且支持简单指令。本论文还实现了多种缓冲输入设计,并可读取S19文件中数据,极大的方便了用户操作。论文所研制的FLASH测试器其硬件和软件都是专门为芯片生产中分析芯片失效原因而设计的。它的硬件电路比一般的FLASH编程器具有更强的测试性和更好的扩展性。尤其是容易出问题的FLASH部分,更是进行了专门设计,使其既可以使用测试器自带程序进行测试,也可以自行编写应用程序完成测试。同时,还根据硬件的特点专门编写了相应的软件,突出其测试的多元性,并具有友好的界面,易于使用。通过此FLASH测试器,可以实现S19文件的相关处理,测试芯片FLASH区域相关的各种操作,并实现了多项测试的组合操作。该FLASH测试器现已开始在FREESCLAE公司广泛应用,获得很好的效果。
张诚[2]2018年在《面向eMMC协议的SoC系统设计》文中认为随着SoC(System on Chip)技术的成熟和FPGA(Field Programmable Gate Array)设计工具的集成化,在FPGA平台上应用SoC设计方法学完成对嵌入式系统硬件的设计已经成为主流,同时随着国内对移动终端和智能终端大容量存储的需求,加速对大容量存储设备的开发已经成为必然。本文根据实际工程需求,在重点分析了eMMC(embedded multimedia card)协议的基础上,提出了eMMC系统的设计方案。以Xilinx公司ZYNQ-7000的FPGA开发平台为系统硬件基础,结合SoC技术,给出了针对eMMC协议的主控制器硬件架构,软件设计并实现了eMMC存储模块。eMMC测试系统的模块主要分为eMMC主控制器和eMMC存储仿真器。其中,eMMC主控制器设计采用SoC设计方法学中的IP核复用技术完成了对总线接口单元和卡接口单元设计。总线接口单元作为AXI(Advanced Extensible Interface)从机,主要功能是接收来自AXI总线发送的命令,与寄存器单元、DMA(Direct Memory Access)控制器完成对命令和数据的解析处理。卡接口单元负责接收来自总线接口单元发送的信息,根据命令生成对eMMC总线的控制信号。eMMC存储仿真器采用软件模拟NAND Flash硬件方式设计并实现了命令转换和数据存储,由配置文件参数完成对eMMC存储仿真器的初始化工作,以平衡树和双向循环链表的数据结构实现了NAND Flash FTL(Flash Translation Layer)层缓存数据块节点的查找和数据交换,通过配置文件中的读写操作损耗时间参数计算出eMMC存储仿真器的读写速度。以PetaLinux系统作为软件开发平台,对系统的功能和读写速度进行了测试,达到了本系统最初设计指标。
王强[3]2008年在《飞行试验用子弹姿态测试记录系统的设计与应用》文中提出本文在现有弹载存储测试技术及其理论的基础上,对飞行试验用子弹姿态测试系统进行了方案设计。对组成系统的各部分硬件电路以及一些关键技术进行了详细的介绍,将其中涉及到的主要逻辑设计作了分析说明。本文针对高冲击过载环境,结合子弹姿态测试的要求,研究了弹上测试系统的缓冲机理,给出了缓冲模型。最后在本测试系统中采用了灌封加缓冲垫的保护技术。本文以结构兼容性为设计原则,对该测试系统的结构及安装方式作了设计说明。同时对本人在设计和调试时遇到的各种重点和难点问题,作了充分的分析,并以此为重点作了论证说明。具体概括为:1)介绍了启动可靠性工作原理,并对误启动原因进行了分析,给出可靠启动的软件和硬件的解决方案;2)针对信号在传输时出现的抖动问题,在软件方面提出了几种消抖的解决方案,通过对这几种方法的比较,得出了一种有效的、切实可行的消抖方法。3)针对爆炸抛撒和落地时的高冲击过载,给出了机械结构及综合防护的方法和措施。4)针对爆炸抛撒和落地时的高冲击过载,给出了机械结构及综合防护的方法和措施。最后本文对试验所得结果及波形进行了比较分析,证明了系统测试的可行性和较好的可靠性。
何亓[4]2012年在《高可靠性遥测数据记录器的设计与实现》文中研究指明在测试测量领域，遥测系统作为飞行器飞行试验的重要测试系统，需要对遥测系统各子系统的工作状态参数进行可靠实时的记录，而数据记录器作为重要的数据记录设备显得尤为重要。然而在飞行器的实际飞行试验中，安装在其内部的飞行器测控设备本身是工作在高速，高压，高冲击等一些高过载的恶劣环境中，如果需要完整，准确，可靠的获取飞行过程中的测量数据，迫切需要设计一种可以工作在上述高过载环境下的数据记录装置，以保证试验完毕，为设计者提供完整、准确的数据进行判读和分析。本文基于飞行器恶劣的工作环境以及飞行器测量数据量大且高码流的特点，设计了一种可以在特定的环境下正常工作，又具有高速、实时、存储量大、事后回读性强、可靠性高等优点的数据记录装置。根据数据记录器的任务要求和功能技术指标，设计者使用Xilinx公司生产的Sprtan-II系列XC2S200型号的FPGA为中央逻辑单元，以叁星公司生产的K9K8G08U0A型Flashmemory作为存储模块的核心存储芯片的数据记录器设计方案，搭建了记录器的硬件平台，完成数字量采集单元、双备份存储单元以及其它功能模块单元的硬件和逻辑控制设计；从数据记录系统工作模式、测试模式、长线传输模式、可靠性计算方法、存储器的防护技术以及电磁兼容性设计等方面进一步对其工作可靠性进行分析与研究。本文所设计的数据记录器在多种测试模式及恶劣环境的考核下，能够完整，准确地获取飞行器的测量参数数据，为设计者进行事后飞行参数的评估与分析提供了可靠地数据保障；本课题针对恶劣环境下高可靠数据记录技术进行了研究，为飞行器的测量试验提供了有力保障。
王哲宇[5]2015年在《基于CoreSight接口的ARM跨平台调试系统的研究与实现》文中研究表明随着嵌入式系统以及ARM微处理器家族的不断发展,基于ARM架构微处理器的嵌入式设计及应用在现代工程领域变得极为普遍。在嵌入式系统的开发过程中,调试系统主要用来定位、纠正程序中的错误或是硬件设计上的漏洞,一个完善的调试系统能够极大地提高嵌入式系统的开发效率。然而,由于目前ARM芯片的生产厂商多达数十家,出于知识产权及商业利益的原因,他们所提供的商用调试软件及硬件均未开源且大多很昂贵,调试软件与硬件所使用的协议也无法相互兼容,缺少一个统一的规范,开发人员往往需要为不同生产厂商的ARM架构微处理器购买互不兼容又十分昂贵的独立调试系统,大大地增加了嵌入式系统开发的成本。同时,由于国内的ARM微处理器生产厂商较少,针对ARM微处理器调试系统的研究尚处于起步阶段,特别是针对ARM最新推出的Cortex架构微处理器调试系统的研究基本还处于空白状态,这对国内开展嵌入式开发的研究工作产生了一定的阻碍。因此,提出一个能够跨硬件平台及软件操作系统平台的开源跨平台调试系统就显得十分有意义。本文旨在研究一套基于ARM公司最新的Cortex架构微处理器中的CoreSight调试接口的跨平台开源调试系统,统一不同ARM微处理器生产厂商之间的调试规范,简化基于Cortex架构微处理器的调试系统的开发,降低其使用难度。完整的ARM调试系统由两大组成部分：硬件调试器和PC调试软件。本文针对目前各类商用调试系统协议间不兼容的问题,详细阐述了如何基于CoreSight调试接口、CMSIS DAP协议和GDB远程串行调试协议这叁大关键调试组件来实现跨平台ARM调试系统的原理及方法,着重分析了如何利用CoreSight调试接口实现不同生产厂商的ARM微处理器中调试接口的兼容性,提出了基于Python及GDB远程串行通信协议实现跨操作系统的GDB调试服务器的设想及实施方案。本文的主要创新性工作和成果包括：提出了利用CoreSight调试接口及CMSISDAP协议来兼容不同生产厂商的ARM Cortex架构微处理器的调试接口的设计方案；设计了一个基于STM32F103微处理器的硬件调试器,并在其中实现了CMSISDAP协议栈和USB HID驱动程序；设计并实现了一个基于Python语言和GDB远程串行调试协议的GDB调试服务器,配合开源的GDB调试软件实现了跨操作系统平台的软件运行；在GDB调试服务器中分析并实现了GDB调试命令到CoreSight调试接口的寄存器配置的转换方案；提出了基于Pylnstaller开源软件的Python源程序打包方案,实现了基于独立可执行程序的软件发布。利用本文所设计的硬件调试器和GDB调试服务器,结合GDB调试软件,实现了一套完整的ARM调试系统。在多个开发平台上验证了该ARM调试系统的程序下载及调试功能,并与现有国外商用调试系统进行了比对测试,验证了本系统在成本远低于国外商用调试系统的前提下,依然能实现稳健的跨平台兼容性及调试性能。本文所设计的GDB软件调试服务器在开源会议及相关活动上进行了分享,并在开源软件网站上提供下载,获得了开源软件爱好者们的好评与肯定,对我国开发具有自主知识产权的ARM调试系统已显示出良好的参考和借鉴意义。
王强[6]2017年在《探月测距测速敏感器回波模拟器的设计》文中研究指明本文以中国嫦娥探月工程中探测器在月球表面进行软着陆阶段为研究背景,讨论了测距测速敏感器回波模拟器的关键技术以及对敏感器进行系统的、全方面的验证方法。通过利用雷达面目标模拟回波数据,验证雷达测距测速算法的有效性和敏感器系统的稳定性。本文采用软件和硬件相结合的方式完成对回波模拟器的设计,利用上位机软件在PC机中生成面目标模拟回波数据,并存储在内部的固态硬盘中。模拟器的硬件平台由CPCI机箱以及主机板、存储板和模拟板等板卡构成,各个板卡之间的数据通信主要以FPGA为核心进行时序控制。整个系统的工作流程由面目标模拟回波数据产生、存储以及回放叁个部分构成。面目标模拟回波数据包括测距数据和测速数据两种,数据存储是指利用FPGA控制PCI通信将回波数据存储在存储板的FLASH阵列中。数据回放是由测距测速敏感器进行控制,并通过回放的面目标模拟回波数据完成对测距测速敏感器各个系统稳定性的验证以及雷达测距测速算法有效性的验证。本文简要介绍了月球表面的建模方法、目标信号的回波模型、测速雷达和测距雷达回波的数学模型、敏感器与月球表面的相对运动模型以及敏感器的天线配置方式。详细讲解了整个回波模拟系统的软件设计流程和硬件设计流程,并在模拟器系统上新添加了数据存储测试模块、数据回放测试模块和测距测速敏感器测试模块的功能,同时在模拟器系统程序设计修改的过程中,对某些模块的设计问题导致的功能错误现象进行了描述,并将该问题作了详细的分析与定位,最后针对该问题提出了解决方法。模拟器以CPCI机箱为硬件平台,以存储板和模拟板为架构完成对面目标模拟回波数据存储和回放的功能。在此基础上讲解了测距测速敏感器回波模拟器的工作流程以及对敏感器系统的验证方法。由于面目标测速模拟回波数据和面目标测距模拟回波数据存储和回放的模式较多,所以文中仅针对测距数据的存储和回放流程进行了说明。本文对测距测速敏感器回波模拟器的改进在于对数据存储测试模块、数据回放测试模块和敏感器测试模块的设计,设计了基于FPGA的FLASH测试软件对系统的数据存储功能进行测试,利用模拟回波数据与回放时采集的数据进行对比分析的方法验证了雷达回波模拟器功能的正确性,从而完成了对数据回放的测试,利用测距测速数据曲线与其各自误差带曲线进行对比分析的方法验证了敏感器系统的稳定性以及雷达测距测速算法的有效性,最终完成了对测距测速敏感器的测试。
邹连英[7]2006年在《嵌入式TCP/IP以太网控制器芯片研究与设计》文中提出嵌入式系统以应用为中心,以微电子技术、控制技术、计算机技术和通讯技术为基础,结合微处理器或微控制器的系统电路与其专属的软件系统,强调硬件软件的协同性与整合性,以满足系统对功能、成本、体积和功耗等要求,达到系统操作效率与成本的最高比。Internet技术与嵌入式系统相结合称之为嵌入式Internet技术。集成电路工艺的发展使得将系统集成在一块芯片中实现成为可能,芯片设计进入片上系统(SOC)时代。本文通过使用软件/硬件协同设计技术,设计了嵌入式网络控制芯片的SOC系统架构与仿真平台。传统的8051微控制器架构中存在着巨大的浪费,通过彻底重构完成了可下载固件架构的单周期8位微控制器IP核的设计。它比传统的8位微控制器处理速度快10倍,可以进行固件的升级和更新,具有完整的知识产权。接着分析了IEEE802.3协议,根据嵌入式网络控制器的要求实现了基于TCP/IP协议的MAC层及其DMA模块,极大地提高了网络数据存取速度。在低成本和高性能的要求下,各个功能模块之间的信号接口及时序匹配技术尤其重要。在这个SOC芯片中,内部共享数据区的时序仲裁机制、微控制器与网络控制器之间的数据交换、芯片存储空间映射模式配置、内部FLASH程序空间的访问控制以及芯片测试设计是影响整个芯片正常有效工作的关键技术。同时,从软硬件协同的角度分析了TCP/IP协议栈的层次结构、数据流向和缓冲区的分配技术,以及ROM的引导启动过程、FLASH中固件的设计流程。本文研究的嵌入式以太网控制器SOC芯片是一个包含20万门的大规模单片集成系统,采用1st silicon芯片制造厂家的0.25微米标准CMOS生产工艺完成了芯片的实际制造,芯片面积是4800 x 4578μm2,根据面积计算芯片的制造成本约为1美元。经测试,此芯片进行单纯的以太网数据包的收发处理,最高吞吐量可以达到6.8Mbits/s,处理UDP协议数据包最高吞吐量可以达到5.4Mbits/s,处理TCP协议数据包最高吞吐量可以达到3.2Mbits/s。很显然这是一个低成本、高性能的嵌入式网络接入设备,实测数据表明此SOC芯片性能十分优良,达到当前国际同类产品的先进水平,并且在软件、硬件代价、速度、成本等方面具有较高的竞争力。
郭小兵[8]2013年在《遥测数据记录器关键技术研究》文中进行了进一步梳理在各种飞行器的研制、定型过程中，为了对其飞行过程中的参数进行实时采集和存储，提出了基于PLD器件的数据记录器。在调研目前国际国内数据记录器发展现状的基础上，结合工程实际需求，开展了数据记录器的研究和设计工作。现代数据记录器的电路设计属于高速数字设计范畴，文中对电路设计中的噪声产生机理进行了详细的理论分析和研究，提出了多项可行性的降噪措施，同时结合数据记录器在数据传输过程中高速数据缓冲的要求，着重分析了利用FPGA内部资源的FIFO设计技术，并对数据缓冲过程中FIFO的无差错控制进行了研究。针对遥测系统测试台对通信总线的可靠性要求高、数据传输速率快、实时性要求高等特点，设计了基于LVDS的环网总线，同时对多链路环网总线的设计进行了深入探索。本文结合任务书要求，在深入研究FLASH结构和参数的基础上，通过引入并行技术和流水线技术，实现了FLASH的高效“区”地址管理方式，同时研究并设计了FLASH的“轮循”编程算法，为数据记录器中数据的高速存储提供了重要保证。本文的研究，为研制应用于实际工程的各类型基于FLASH的数据记录器提供了重要参考。
杨文豪[9]2017年在《基于PXI总线的高速图像采集模块的设计与实现》文中提出随着红外探测技术的迅猛发展,图像采集系统对数据的大容量存储、快速吞吐和接口可靠性互联提出了更高的设计要求。为了实现对红外探测器的功能测试,设计了一种大容量数据高速存储采集与控制的模块,本文主要探讨数据高速存储、通用接口互联以及FPGA的可靠性设计。为了实现大容量数据的可靠高速存储,本文设计了基于FPGA的NAND Flash高速大容量存储架构。首先,利用NAND Flash各逻辑单元独立操作的特性,设计了基于4逻辑单元NAND Flash的片内流水线的存储结构;之后,通过并行流转的方法设计了CameraLink、PXI接口到Flash的数据传输缓存控制单元,实现多片Flash的并行读写控制;最后,设计了提高寻址效率的Flash无效块管理方案。为了实现采集模块与计算机的通用互联,解决高速图像采集控制卡在分时操作系统(Windows)下实时性差、不稳定、控制复杂等问题,设计了基于嵌入式实时操作系统Vx Works的PXI总线控制接口。由PCI9054实现PXI总线的本地端逻辑,结合VxWorks中PXI设备驱动的特点,开发了可移植的计算机软件控制接口。通过DMA控制,数据在模块与计算机之间高速传输。针对测试中出现的亚稳态的情况,分别从时钟设计与相位控制、双锁存器设计、复位处理和描述语言风格状态机几方面提出了可行的设计,提高了FPGA设计的可靠性。通过搭建Vx Works测试平台,对各项设计指标和功能进行了测试,模块能够实现对50MHz/16Bit红外图像数据的连续高速可靠存取,通过PXI总线数据读取速度达到33MB/s,模块工作可靠稳定。
罗燊[10]2013年在《基于3G的智能公交车载信息传输终端的设计与实现》文中研究表明智能公交系统是未来城市交通系统发展的重要方向，是解决城市交通问题的重要途径。在城市公共交通优先的背景下，欲优化城市公共交通的运营状况、缓解城市交通的拥堵现象，就必须大力发展公交事业。智能公交系统的建设，可以有效的改善公交公司的管理水平，提高公交系统的运营效率和服务水平，是城市公交事业发展的重要步骤。本文在参考大量文献及相关设计的基础上，运用3G、ARM、嵌入式Linux等技术，提出了基于3G的智能公交车载信息传输终端的设计与实现方法。3G即第叁代移动通信技术，是指支持高速数据传输的蜂窝移动通讯技术，它的数据传输速率一般在几百kbps以上，目前已基本实现全国城市的全面覆盖。其具有数据传输稳定、实时性高、覆盖范围广等特点，是用于智能公交系统组网技术的理想方案。基于3G的智能公交车载信息传输终端是智能公交系统的重要组成部分，是智能公交车载设备的核心，它负责整个系统中车载设备的数据采集、接收、处理和双向无线传输等功能的实现。本文详细阐述了基于3G的智能公交车载信息传输终端的设计与实现，包括系统中车载信息传输终端总体方案设计、硬件电路设计、软件系统设计、整机调试等内容。文章在总体设计中提出了终端的设计目标，并针对其目标提出了相应的设计方案；在硬件设计中，给出了具体的硬件设计原理，并就硬件选型及设计中的关键问题进行了讨论；在软件设计中，介绍了终端嵌入式Linux系统的移植及相关驱动修改，并对应用程序及其功能的设计与实现进行了细致的讲解；最后，对终端硬件、软件的调试与测试过程进行了介绍。经过多次的测试与修改，该终端已经实现与车载视频监控、自动报站器、车载LED显示屏的信息传输交互等功能，并在长沙市公交车上进行样机测试，实测效果良好。
参考文献：
[1]. FLASH测试器的设计与实现[D]. 李奕. 天津大学. 2004
[2]. 面向eMMC协议的SoC系统设计[D]. 张诚. 黑龙江大学. 2018
[3]. 飞行试验用子弹姿态测试记录系统的设计与应用[D]. 王强. 中北大学. 2008
[4]. 高可靠性遥测数据记录器的设计与实现[D]. 何亓. 中北大学. 2012
[5]. 基于CoreSight接口的ARM跨平台调试系统的研究与实现[D]. 王哲宇. 华东师范大学. 2015
[6]. 探月测距测速敏感器回波模拟器的设计[D]. 王强. 西安电子科技大学. 2017
[7]. 嵌入式TCP/IP以太网控制器芯片研究与设计[D]. 邹连英. 华中科技大学. 2006
[8]. 遥测数据记录器关键技术研究[D]. 郭小兵. 中北大学. 2013
[9]. 基于PXI总线的高速图像采集模块的设计与实现[D]. 杨文豪. 中北大学. 2017
[10]. 基于3G的智能公交车载信息传输终端的设计与实现[D]. 罗燊. 湖南大学. 2013
标签：无线电电子学论文; emmc论文; 存储芯片论文; 存储单元论文; 软件接口论文; 雷达测速论文; 功能测试论文; 程序调试论文; 控制测试论文; 功能分析论文; 模块测试论文; arm论文; 芯片论文; arm嵌入式论文; arm芯片论文; flash芯片论文; fpga论文;