一、嵌入式C编程技术(一)（论文文献综述）
琚长江[1]（2019）在《PLC运动控制典型指令设计与运行优化研究》文中研究表明随着我国智能制造强国战略的实施,制造业不断升级,以运动控制为核心的高端机器设备如机器人、数控机床、机械装备等应用前景非常广阔。实现运动控制技术的手段很多,基于PLC的技术方案的通用性强,软件兼容性强且方便移植。PLC产品以国外技术为主,但PLC核心运动控制基础底层技术的公开可参考文献较少。本文基于课题组自主开发PLC系统的研究为背景,结合双芯片嵌入式平台和最优化理论方法,深入研究了PLC运动控制五个方面基础技术:1.针对运动控制的高速脉冲的性能和精度的要求,研究了当前最先进的嵌入式芯片技术,提出了嵌入式ARM和FPGA双芯片组合的PLC运动控制硬件架构,通过FPGA高速脉冲算法实现最大6路100KHz高速脉冲的运动控制。ARM芯片内设计了基于脉冲的运动规划算法,FPGA芯片内设计了高速计数器、双轴脉冲插补、脉冲加减速和脉冲补偿器电路,脉冲补偿器根据高速输入计数器和脉冲输出计数器的误差实施脉冲数量闭环计数的补偿,实现运动控制的脉冲数量准确无误。运动控制脉冲闭环测试实验验证了运动控制硬件架构设计的高性能和高精度特性。2.针对各种运动控制场景的多种指令组合的软件编程需求,提出了一组运动控制指令及其组合应用方法。设计了典型的三段式梯形加减速运动控制指令集和专用的运动控制参数指令;包括195条较完整的PLC指令集,配合运动控制指令集灵活组合应用。提出了一种新的PWM高精度运动控制指令,设计了带有积分器补偿的脉宽调制占空比控制方法,以较低的频率得到较高的PWM执行器精度,降低了PWM运动控制技术的成本。运动控制案例实验验证体现了典型运动控制指令设计的有效性。3.针对运动控制指令编译与运行的需求,通过采用开源FLEX设计词法分析器、开源BISON设计语法分析器、自主设计语义分析和中间代码生成软件,设计了运动控制指令编译和解释运行的高效算法和软件模块,保证了编译技术的可靠性和效率。引用迷宫算法实现梯形图的图元辨识,采用二叉树后序遍历算法实现指令表语句的编译输出,采用基于二叉树的图元串并联合并方法解决梯形图中多输出的编译问题;运行模拟实验验证了运动控制指令编译与解释运行技术的有效性。4.针对运动控制的柔性和激励总量的优化需求,提出了最小燃料模型。综合考虑机器设备的性能指标、机械惯性、迟滞特性等控制量和状态量约束,建立了运动控制速度、加速度和急动度有约束下的最短时间控制模型和最小燃料控制模型,并相应设计了柔性加减速最优控制算法和多轴联动速度插补跟随算法。针对S型加减速控制柔性运动控制,创新性地提出S-型期望速度轨迹优化的最小燃料模型设计方法,现有研究的时间最短模型是最小燃料模型的特例,并系统提出求解最小燃料控制问题的非线性规划模型及算法,通过仿真算例和实际测试验证了其科学性和有效性,实验验证优化方法和结果可减少运动控制系统的激励总量,提升运动控制系统的柔性。5.针对运动控制系统远程调试监控画面数据实时刷新的时效性问题,首次提出滚动视图监控优化模型,解决了人机交互远程监控通信的动态存取优化管理问题。以监控视图中打成一包的连续数据帧数为决策变量,以监控视图整体期望传输时间为优化指标,以人的认知响应为约束建模。通过证明其指标函数是一个锯齿状函数,并基于一个无约束优化模型及其解析最优解作为下界,给出滚动视图的优化模型最优解算法。最后还解析给出工程适用的近似最优解。仿真实验说明了本方法的科学性,通过实验测试验证了其高效性,满足了运动控制远程实时监控时人机认知的画面刷新需求。
王武斌[2]（2021）在《超大容量铅酸电池的电化学阻抗谱预警技术研究》文中认为核电厂需要超大容量4000Ah级铅酸电池。核级电气设备分类为核安全等级（简称为1E级）与级外设备。超大容量铅酸电池与堆芯的应急冷却设备相连接,属于1E级设备。国内外核电厂内,阀控式铅酸电池的非1E级应用仍处于起步阶段。阀控式铅酸电池的1E级应用,国内外尚属首次。4000Ah级阀控式铅酸电池1E级应用的研究成果,属于填补国内外行业空白。电化学阻抗谱预警技术是材料电化学与电力电子学互相融合的研究方向。电池电化学阻抗谱的建模、检测、反向演算与警报设计是关键技术。本论文研究并开发的电化学阻抗谱预警技术综合了以下内容:第2章研究了以平均开关极化阻抗为核心的阻抗谱建模技术。该技术论证了满电态深度放电的线性内阻模型,该模型显着提高了内阻拟合值同电池剩余可用容量的关联度。平均开关极化阻抗,是将以往线性平均极化阻抗升高一阶,并为直流方向性极化阻抗的元件设置定常系数。平均开关极化阻抗的元件与以往直流开关极化阻抗的元件存在逐一对应关系。基于平均开关极化阻抗的特征电荷转移阻值是充电与放电的电荷转移电阻的并联值,也是满电态的放电电荷转移阻值。基于特征电荷转移阻值,本文论证了满电态深度放电的线性内阻模型。第3章建立了以快速锁相放大器为核心的低频微弱阻抗谱检测技术。该技术能够减少放电电阻发热量,减少检测装置体积与重量,在嵌入式单板实现低频微弱阻抗谱检测。快速锁相放大器,以线性平均定积分器替代以往的低通滤波器与定积分器,能够基于短时稳定采样信号在非整数周期的时刻输出选频结果。快速锁相放大器的离散公式消除了频率变量,其格式统一。快速锁相放大器中的参考信号相位是全局最优的。该检测技术还包括了直流脉冲放电方法,并开发了一种参考信号相位优化的自适应算法与一种阻抗谱线性补偿方法。第4章建立了以矢量目标函数与线性插值搜索算法为核心的阻抗谱反向演算技术。该技术能够简化阻抗谱反向演算的初始值准备与梯度下降方向搜索,其嵌入式编程在线结果的均方根误差显着小于专业软件的离线结果。矢量目标函数用反向演算过程中初始极化阻抗矢量的零值旋转角度,等效替代常规的均方根误差最小化。线性插值搜索算法,将梯度下降方向搜索简化为初始极化阻抗中双层电容值的一维搜索,替代常规图解法与演化算法。第5章建立了以串联阻值动态阈值为核心的电池剩余可用容量失效的警报设计技术。该技术能够抑制电池老化初期的虚警与老化末期的漏警,其嵌入式编程在线实测的误警区间同理论设计值基本吻合。串联阻值动态阈值,基于形态校正因子安全裕度来表征误警区间的设计目标。该警报技术通过比较当前测量的阻抗谱串联阻值与其动态阈值高低,直接给出容量失效警报结果。该警报技术还开发了一种深度放电末端内阻压降的定常模型,一种深度放电的内阻压降模型与一种深度放电反向演算的交互式方法。本论文开发的阻抗谱预警技术嵌入式编程在线检测系统,能够提高4000Ah级铅酸电池的运行可靠性。本论文为建立与我国核电积极有序发展规划相适应的1E级蓄电池自主创新能力提供技术保障,研究成果具有显着的经济与社会效益。
廖张梦[3]（2021）在《面向嵌入式系统的实时传输与接口技术研究》文中提出工业控制、医疗装备、汽车电子等领域有大量的嵌入式系统需求,随着实时传感器数据融合、信号大数据在线处理等需求的提高,嵌入式系统架构需要具备更强的实时流处理与数据传输能力。同构的嵌入式CPU、DSP架构往往难以满足复杂流数据处理场景的需求,基于FPGA与CPU结合的异构架构,能够发挥其可灵活定制的优势实现高并发的预处理和复杂数据传输,同时具有功耗低、扩展性好等特点。面向高性能嵌入式信号处理系统需求,本文提出一种传输链路规范化、通用化、可灵活重构的多片FPGA加嵌入式CPU的架构。针对该架构,本文着重研究并设计了FPGA的内外部的灵活互联接口,给出FPGA与嵌入式CPU的控制和传输方案,实现了FPGA和嵌入式CPU在实时数据传输层面的协同。本文的主要工作如下:1)建立并实现了FPGA与嵌入式CPU的PCIe链路,然后完成基于DMA的数据传输,采用命令队列的方式来解决流传输过程中由命令处理延时导致的数据间断问题,通过灵活设定采样量来平衡数据传输的带宽和实时性。2)构建FPGA上的互联基础架构,包括PCIe接口、DMA、以及DDR等模块的互联,该架构可在不改变硬件逻辑的前提下实现多种方式的数据传输,并使用通用接口加中间模块的方式降低模块的耦合深度,具有较好的灵活性和通用性。3)完成了一种高效率的AXI协议接口DMA模块,该DMA模块可对命令进行AXI事务拆分,使软件在发送命令时无需考虑协议4K边界的问题。最后构建了测试平台进行测试和验证。实验结果显示:FPGA与嵌入式CPU之间可实现超过3GB/s的数据传输,FPGA之间通过Aurora可实现超过14GB/s的高带宽传输。在嵌入式CPU管理控制下,系统可以实现实时流数据传输、缓存、数据回放等多种方式的数据传输,表明系统能够实现处理器单元之间的协同和高效稳定传输,验证了架构和传输方案的可行性。
程艺[4]（2021）在《CAFe机器保护系统关键技术研究》文中研究表明在当前能源需求日益增长和环境污染问题备受关注的背景下,大力发展实用的洁净能源技术非常重要。核能具有可持续发展的潜力,能长期满足将来的洁净能源需求。作为洁净核能技术之一,加速器驱动次临界（ADS,Accelerator Driven Sub-critical System）系统可在核能应用中承担多项任务,包括将放射性废料中长寿命高放射性核素嬗变成为短寿命放射性核素或者稳定的同位素,用于发电和产生热量等。ADS系统包括高功率质子加速器、散裂靶和次临界反应堆。为了解决高功率质子加速器中的关键技术,中国科学院近代物理研究所研制了一台超导质子直线加速器样机（CAFe,China ADS Front-end demo linac）。本论文研究CAFe加速器机器保护系统里的关键技术,并重点研究了下面三项关键技术:用于机器保护系统历史数据事故分析中的高精度时间戳技术、机器保护执行信号时序控制技术、机器保护系统控制器集成技术等。首先,在后事故分析过程中,软件系统可实现的故障事件的时间分辨率为毫秒量级,而CAFe加速器腔体频率为162.5 Mhz,束团时间结构为6 ns左右,束测系统中束流位置探测和束流损失探测的故障信号的时间分辨在微秒量级。若采用基于系统软件的时标技术,其时间分辨率不能为实验人员提供详细的事件过程数据,不能精准的还原故障场景及其故障事件的先后顺序。针对此问题,提出了为机器保护系统提供高精度时间戳的方法。本文采用基于White Rabbit系统中的TAI时钟和分布式时钟同步技术,实现了高精度时间戳的获取及显示,保证了故障发生时,各设备故障信号的时间标记,其时间戳精度为4 ns。其次,机器保护系统的实际运行过程中,对设备动作控制方法单一,不能灵活设置控制时序,存在设备被打坏的风险。如LEBT段的Chopper电源还没关闭,真空系统的真空阀或其他系统的相关插入式元件已插入,此时这些插入式元件存在被束流直接轰击的风险,严重时会被瞬间击穿,而造成真空破坏、腔体环境变差等问题。针对这一问题,提出了为设备增加时序控制的想法,通过将原有PLC硬件平台实现的部分时序控制功能转移到FPGA控制器中,实现了可实时在线调整时序关系的能力。经过实际测试,FPGA控制器可以实现对设备保护的触发信号延时可调,提高了系统的灵活性和安全性。最后,本论文研究了机器保护系统的控制器集成技术。通过研究机器保护系统中现有的FPGA控制器和PC机上现有的控制功能,提出了将IPC机上运行的软件控制功能集成在FPGA控制器内,并在其内部嵌入EPICS框架的策略,实现PV变量本地发布功能。这为机器保护系统实现前端控制器智能化迈出了坚定一步。论文针对高功率质子加速器运行过程中的关键技术问题,研究了高精度时间戳技术、时序控制技术和嵌入式控制器技术。设计实现的高精度时间戳系统可实现纳秒量级的设备故障信号发生时刻的标定,这为事故分析提供了可靠的数据和技术途径。基于FPGA控制器的事例触发延时模式,探索了可在线灵活修改设备控制时序的功能。嵌入式智能化前端控制器将FPGA板卡和工控机的功能进行整合,为智能化前端控制器的现场大规模分布式部署提供了技术方案。
李陈[5]（2021）在《嵌入式WEB架构信道编译码性能实物验证系统设计》文中提出信道编译码算法是数字通信系统中保证通信数据可靠传输的重要技术。在编译码算法研究过程中,使用仿真技术对编译码算法进行系统建模分析,是帮助研究人员衡量算法性能的重要手段。计算机仿真受计算机性能影响,难以应对大数据量、高精度的仿真;大多基于实物仿真技术的验证模型开发难度大,系统通用性及模型重构能力不强。半实物仿真技术通过硬件在环和软件在环的方式,灵活性强,在通信领域具有广泛的应用价值。但当前适用于信道编译码验证的半实物系统多基于Simulink可编程FPGA的机理实现,难以通用化适配用户开发的硬件算法性能验证。本文针对信道编译码硬件算法快速验证系统开发难、通用性及模型重构能力不强的问题,采用半实物仿真思想,基于Xilinx推出的ZYNQ系列开发平台,设计了一种具备远程共享性的嵌入式WEB架构的信道编译码性能实物验证系统解决方案,解决面向硬件算法的研究人员实现编译码算法性能的快速验证问题。本文采用单芯片ZYNQ异构处理器部署系统软硬件功能,解决了低成本,小型化问题。该方案以FPGA作为硬件平台设计了系统的通用化硬件架构,为用户提供通用化开放式IO,支持快速接入硬件算法,构建验证模型;以ARM架构处理器作为验证系统的管控中心设计了WEB架构的嵌入式控制软件,实现用户对系统的远程共享及控制,管理验证模型的配置及验证流程的在线定制。本文设计了软硬件通信协议,以解决验证系统软硬件协同工作问题。分析了关键技术,对系统实现的关键问题给出了相应解决方案。本文给出了系统的通用化硬件架构的详细设计,针对系统的远程配置问题,设计了远程在线重配置功能;为适配不同编译码算法的数据率和接口,设计了一种通用化数据调度架构;本文设计了通用化编译码性能验证模型,以解决硬件算法的快速接入问题;本文设计了信道模型,构建系统验证环境。给出了系统WEB架构的嵌入式软件的设计实现,为实现用户的远程共享访问,设计了嵌入式WEB服务器;为实现用户对系统的可视化控制,设计了可视化控制网页和程序。最后,对完成的系统进行测试,选用项目要求的RS码,卷积码接入验证系统完成测试。测试结果表明,系统可接入不同信道编译码算法,快速构建验证模型,支持多种应用场景在线配置,实现远程验证编译码算法的性能,系统可靠性高,可支持1e-9量级的误码率统计精度,满足系统指标要求,完成了项目交付。
二、嵌入式C编程技术(一)（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、嵌入式C编程技术(一)（论文提纲范文）
（1）PLC运动控制典型指令设计与运行优化研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 本课题研究目的及意义 |
| 1.2 PLC与运动控制技术简析 |
| 1.3 国内外PLC技术标准与体系研究现状 |
| 1.3.1 国际国内标准 |
| 1.3.2 系统技术体系 |
| 1.3.3 编程语言体系 |
| 1.4 相关科学问题的提出 |
| 1.4.1 运动控制硬件设计问题 |
| 1.4.2 典型运动控制指令及其柔性组合设计问题 |
| 1.4.3 运动控制指令编译与运行研究问题 |
| 1.4.4 柔性运动控制优化设计问题 |
| 1.4.5 运动控制监控视图动态优化问题 |
| 1.5 论文主要研究任务 |
| 1.6 论文结构安排 |
| 1.7 本章小结 |
| 第二章 运动控制硬件设计 |
| 2.1 运动控制的硬件原理 |
| 2.2 运动控制硬件架构设计 |
| 2.3 硬件电路原理设计 |
| 2.3.1 高速脉冲输入电路设计 |
| 2.3.2 高速脉冲输出电路设计 |
| 2.3.3 CPU芯片选型设计 |
| 2.3.4 FPGA芯片选型设计 |
| 2.4 运动控制电路设计 |
| 2.4.1 梯形或S型加减速电路设计 |
| 2.4.2 脉冲插补电路设计 |
| 2.4.3 FPGA硬件资源统计 |
| 2.5 板卡设计 |
| 2.5.1 PLC主机CPU板设计 |
| 2.5.2 PLC主机IO板设计 |
| 2.5.3 PLC主机电源板设计 |
| 2.6 PLC整机设计 |
| 2.7 高速脉冲验证实验 |
| 2.8 本章小结 |
| 第三章 运动控制典型指令设计 |
| 3.1 运动控制指令集设计约束 |
| 3.2 PLC编程语言标准研究 |
| 3.3 梯形图指令功能研究 |
| 3.4 典型运动控制指令设计 |
| 3.4.1 运动控制指令整体流程 |
| 3.4.2 运动控制中断服务流程 |
| 3.4.3 位置控制指令工作流程 |
| 3.5 PWM高精度指令设计 |
| 3.5.1 PWM应用背景 |
| 3.5.2 PWM算法设计 |
| 3.5.3 PWM指令封装设计 |
| 3.6 可编程指令集设计 |
| 3.7 典型运动控制指令运于包装机械案例 |
| 3.8 本章小结 |
| 第四章 运动控制指令编译与运行研究 |
| 4.1 PLC程序工作原理 |
| 4.2 运动控制指令解释型运行方法研究 |
| 4.3 PLC程序编译过程工作原理 |
| 4.3.1 梯形图与指令表语言概念 |
| 4.3.2 梯形图网络图元节点关系的迷宫算法识别 |
| 4.3.3 迷宫算法扫描梯形图网络的实现方法 |
| 4.3.4 梯形图到指令表程序的转换 |
| 4.3.5 基于BISON和 FLEX的指令表编译器设计 |
| 4.4 编程软件设计 |
| 4.5 运动控制指令编译转换实验 |
| 4.6 本章小结 |
| 第五章 运动控制柔性与优化设计 |
| 5.1 柔性控制约束与bangbang控制基础 |
| 5.2 S-型期望轨迹的最优性分析及最优规划 |
| 5.2.1 S-型期望轨迹的控制结构分析 |
| 5.2.2 S-型期望轨迹控制的最优性分析 |
| 5.2.3 五段S-型期望轨迹的时间最短最优规划 |
| 5.2.4 七段S-型期望轨迹的最短时间控制模型与最优规划 |
| 5.2.5 七段S-型期望轨迹的最小燃料控制模型与最优规划 |
| 5.3 可行S-型轨迹参数类别 |
| 5.4 多轴S-型速度轨迹的最小燃料控制模型 |
| 5.5 光滑轨迹速度插补规划 |
| 5.6 测试案例 |
| 5.7 本章小结 |
| 第六章 运动控制监控视图动态优化研究 |
| 6.1 PLC的监控视图特性 |
| 6.2 基于数据包的PLC可视化监控通信动态优化 |
| 6.2.1 典型的PLC可视化监控通信场景 |
| 6.2.2 动态数据帧打包方法示例 |
| 6.3 通信数据包大小的优化建模 |
| 6.3.1 最优包问题描述 |
| 6.3.2 参数化与优化评价 |
| 6.4 实验研究与讨论 |
| 6.4.1 通信包大小的初始化与优化 |
| 6.4.2 实验结果 |
| 6.5 本章小结 |
| 第七章 总结与展望 |
| 7.1 本文总结 |
| 7.2 未来展望 |
| 7.3 结束语 |
| 参考文献 |
| 致谢 |
| 附录1 设计的PLC指令集列表 |
| 附录2 攻读博士学位期间已发表或录用的论文 |
| 附录3 攻读博士学位期间已授权的发明专利 |
| 附录4 攻读博士学位期间获得的科学奖励 |
（2）超大容量铅酸电池的电化学阻抗谱预警技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 术语表 |
| 第1章 绪论 |
| 1.1 超大容量铅酸电池1E级应用的基本特点 |
| 1.2 超大容量铅酸电池的研究现状 |
| 1.3 阻抗谱预警技术的1E级工程应用难点 |
| 1.4 阻抗谱建模的研究现状 |
| 1.5 低频微弱阻抗谱检测的研究现状 |
| 1.6 阻抗谱反向演算的研究现状 |
| 1.7 容量失效警报设计的研究现状 |
| 1.8 本文主要研究内容 |
| 第2章 阻抗谱的平均开关建模技术研究 |
| 2.1 阻抗谱平均开关模型的原理研究 |
| 2.1.1 极化阻抗平均开关模型的矢量分析 |
| 2.1.2 极化阻抗平均开关模型的时域仿真 |
| 2.1.3 电池阻抗谱的平均开关模型 |
| 2.1.4 特征电荷转移阻值模型 |
| 2.2 阻抗谱平均开关模型的应用研究 |
| 2.2.1 阻抗谱平均开关模型的实验结果 |
| 2.2.2 满电态深度放电的线性内阻模型研究与实验结果 |
| 2.3 本章小结 |
| 第3章 阻抗谱的快速选频放大检测技术研究 |
| 3.1 快速选频放大技术的原理研究 |
| 3.1.1 直流脉冲放电与有源滤波的电路分析 |
| 3.1.2 快速锁相放大的数学分析 |
| 3.2 快速选频放大技术的嵌入式应用研究 |
| 3.2.1 快速锁相放大的离散公式 |
| 3.2.2 参考信号相位优化的自适应验证算法 |
| 3.2.3 阻抗谱的线性补偿方法 |
| 3.2.4 嵌入式编程快速选频放大技术的程序流程图 |
| 3.2.5 嵌入式编程阻抗谱检测在线实验结果 |
| 3.3 本章小结 |
| 第4章 阻抗谱反向演算的目标函数优化技术研究 |
| 4.1 反向演算矢量目标函数的原理研究 |
| 4.1.1 目标函数的矢量分析 |
| 4.1.2 目标函数的线性插值搜索算法 |
| 4.1.3 反向演算初始值的理论边界 |
| 4.2 反向演算矢量目标函数的嵌入式应用研究 |
| 4.2.1 嵌入式编程的梯度下降回归方法 |
| 4.2.2 反向演算初始值的工程边界 |
| 4.2.3 嵌入式编程目标函数优化技术的程序流程图 |
| 4.2.4 嵌入式编程反向演算在线实验结果 |
| 4.3 本章小结 |
| 第5章 容量失效警报的设计技术研究 |
| 5.1 容量失效警报设计的原理研究 |
| 5.1.1 深度放电末端内阻压降的定常模型 |
| 5.1.2 深度放电的内阻压降模型 |
| 5.1.3 深度放电的交互式反向演算方法 |
| 5.1.4 串联阻值的动态阈值模型 |
| 5.1.5 内阻仪串联阻值预警的实验结果 |
| 5.2 容量失效警报设计的嵌入式应用研究 |
| 5.2.1 交互式反向演算的梯度下降回归方法 |
| 5.2.2 嵌入式编程容量失效警报设计技术的程序流程图 |
| 5.2.3 阻抗谱预警技术嵌入式编程在线检测系统 |
| 5.2.4 阻抗谱预警技术嵌入式编程在线实验结果 |
| 5.3 本章小结 |
| 第6章 总结与展望 |
| 6.1 本文主要工作总结 |
| 6.2 未来研究展望 |
| 参考文献 |
| 附录1:装置实物图 |
| 作者简历及在学期间所取得的科研成果 |
| (一)作者简历 |
| (二)攻读博士学位期间已发表与录用的学术论文 |
| (三)攻读博士学位期间参与的科研项目 |
（3）面向嵌入式系统的实时传输与接口技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 嵌入式系统处理架构 |
| 1.2.2 嵌入式系统总线 |
| 1.3 本文研究内容 |
| 2 相关技术 |
| 2.1 FPGA及其资源简介 |
| 2.1.1 FPGA的基本结构 |
| 2.1.2 GTH收发器 |
| 2.2 相关协议 |
| 2.2.1 AMBA＿AXI4协议 |
| 2.2.2 PCIe协议概述 |
| 2.3 DDR SDRAM简介 |
| 2.4 本章小结 |
| 3 面向实时处理的嵌入式整体架构 |
| 3.1 系统硬件架构 |
| 3.1.1 处理器单元 |
| 3.1.2 DDR大容量缓存 |
| 3.1.3 FMC数据源接口 |
| 3.1.4 系统扩展 |
| 3.2 整体功能与接口方案 |
| 3.2.1 整体功能 |
| 3.2.2 接口方案 |
| 3.3 数据传输方案 |
| 3.3.1 基于DMA的数据传输 |
| 3.3.2 实时流数据传输 |
| 3.3.3 高速数据流缓存 |
| 3.3.4 多类型数据组包上传 |
| 3.3.5 数据回放 |
| 3.4 本章小结 |
| 4 FPGA内部架构及接口实现 |
| 4.1 FPGA内部架构 |
| 4.1.1 IP integrator及 AXI互联核心 |
| 4.1.2 基于AXI的系统互联 |
| 4.1.3 时钟与带宽 |
| 4.2 PCIe接口 |
| 4.2.1 AXI Bridge for PCIe配置 |
| 4.2.2 PCIe地址映射 |
| 4.2.3 PCIe中断方案 |
| 4.2.4 MSI-X中断实现 |
| 4.3 DMA模块 |
| 4.3.1 DMA命令获取 |
| 4.3.2 DMA数据传输模块 |
| 4.3.3 DMA的软件复位 |
| 4.3.4 DMA仿真 |
| 4.4 DDR缓存模块 |
| 4.5 控制和状态寄存器 |
| 4.5.1 系统控制寄存器 |
| 4.5.2 算法寄存器 |
| 4.6 Aurora传输模块 |
| 4.7 本章小结 |
| 5 测试与验证 |
| 5.1 DDR缓存测试 |
| 5.2 DMA模块测试 |
| 5.3 PCIe接口测试 |
| 5.3.1 MSI-X中断测试 |
| 5.3.2 数据传输测试 |
| 5.4 Aurora传输测试 |
| 5.4.1 速度和正确性测试 |
| 5.4.2 流量控制测试 |
| 5.5 整体传输测试 |
| 5.5.1 测试平台 |
| 5.5.2 数据源生成和校验 |
| 5.5.3 实时流数据传输 |
| 5.5.4 高速数据流缓存 |
| 5.5.5 多数据类型组包上传 |
| 5.5.6 数据回放 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
（4）CAFe机器保护系统关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 引言 |
| 1.1 研究背景 |
| 1.2 机器保护系统 |
| 1.3 国内外机器保护系统现状 |
| 1.3.1 欧洲散裂中子源 |
| 1.3.2 费米实验室质子改进 |
| 1.3.3 高能同步辐射光源 |
| 1.3.4 注入器II机器保护系统 |
| 1.4 课题研究意义及内容 |
| 1.4.1 课题研究意义 |
| 1.4.2 论文研究内容 |
| 1.4.3 论文创新点 |
| 1.5 本章小结 |
| 第2章 高精度时间戳设计 |
| 2.1 需求分析 |
| 2.2 时间同步技术对比 |
| 2.3 White Rabbit技术 |
| 2.3.1 WR技术应用 |
| 2.3.2 WR应用的关键技术 |
| 2.4 基于WR的设计方案 |
| 2.4.1 硬件选型 |
| 2.4.2 Zynq简介及开发设计 |
| 2.4.3 程序设计及实现 |
| 2.5 本章小结 |
| 第3章 时序控制技术研究 |
| 3.1 背景需求 |
| 3.2 技术调研 |
| 3.3 事例同步设计 |
| 3.3.1 整体设计方案 |
| 3.3.2 事例处理流程设计 |
| 3.3.3 事例编码和TCP报文的定义 |
| 3.3.4 事例存储表的设计 |
| 3.3.5 创建WRPC |
| 3.3.6 事例界面设计 |
| 3.4 本章小节 |
| 第4章 控制模块集成化的搭建及实现 |
| 4.1 嵌入式技术在加速器领域的应用 |
| 4.2 前端控制模块的设计 |
| 4.3 构建开发环境 |
| 4.3.1 Linux系统搭建 |
| 4.3.2 EPICS环境的搭建 |
| 4.4 设备驱动模块 |
| 4.5 设备支持模块 |
| 4.6 事例模块开发及实现 |
| 4.7 网络设计及实现 |
| 4.7.1 硬件环境搭建 |
| 4.7.2 SDK模块实现 |
| 4.8 本章小结 |
| 第5章 系统测试 |
| 5.1 故障数据时间戳标定 |
| 5.2 MPS时序控制功能 |
| 5.2.1 动作事例码下发 |
| 5.2.2 故障响应测试 |
| 5.3 嵌入式控制器 |
| 5.3.1 网络通信功能测试 |
| 5.3.2 硬件资源消耗统计 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 工作总结 |
| 6.2 展望 |
| 参考文献 |
| 缩写及其英文全称 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（5）嵌入式WEB架构信道编译码性能实物验证系统设计（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题研究背景意义 |
| 1.2 国内外研究现状与发展趋势 |
| 1.3 课题研究内容与目标 |
| 1.4 本文章节安排 |
| 1.5 本章小结 |
| 2 系统方案及关键技术分析 |
| 2.1 系统总体方案 |
| 2.1.1 系统整体架构设计 |
| 2.1.2 系统关键芯片选型 |
| 2.1.3 系统软硬件功能解耦 |
| 2.2 系统软硬件通信协议 |
| 2.2.1 寄存器地址空间划分 |
| 2.2.2 系统软硬件通信协议设计 |
| 2.3 系统关键技术分析 |
| 2.3.1 系统远程在线重配置技术分析 |
| 2.3.2 系统硬件架构通用化数据调度分析 |
| 2.3.3 通用化编译码性能验证模型分析 |
| 2.4 本章小结 |
| 3 验证系统通用化硬件架构设计 |
| 3.1 验证系统通用化硬件架构分析 |
| 3.1.1 系统数据流分析 |
| 3.1.2 系统时钟域分析 |
| 3.2 验证系统硬件远程在线重配置设计 |
| 3.3 通用化硬件架构数据调度设计 |
| 3.3.1 通用化数据调度架构实现结构 |
| 3.3.2 基于Box_Muller算法的高斯白噪声发生器设计 |
| 3.3.3 系统中控设计 |
| 3.3.4 双通道DDR读写控制器设计 |
| 3.3.5 基于DDR控制器的系统数据调度设计 |
| 3.4 通用化硬件架构编译码性能验证模型设计 |
| 3.4.1 编译码性能模型通用化数据链路设计 |
| 3.4.2 编译码性能验证管理模块设计 |
| 3.5 通用化硬件架构信道模型设计 |
| 3.5.1 QPSK映射模块设计 |
| 3.5.2 加噪信道分析设计 |
| 3.5.3 量化器分析设计 |
| 3.6 验证系统软硬件片内通信接口设计 |
| 3.6.1 PS和PL的接口技术分析 |
| 3.6.2 片内接口电路控制模块设计 |
| 3.7 本章小结 |
| 4 基于WEB架构的嵌入式软件平台设计 |
| 4.1 嵌入式软件平台架构分析 |
| 4.2 系统软件运行环境构建 |
| 4.2.1 嵌入式Linux系统平台的搭建 |
| 4.2.2 嵌入式Linux设备驱动 |
| 4.2.3 嵌入式Linux操作系统移植测试 |
| 4.3 基于WEB架构的系统控制软件设计 |
| 4.3.1 嵌入式WEB服务器设计 |
| 4.3.2 WEB交互网页设计 |
| 4.3.3 嵌入式后端交互程序设计 |
| 4.4 本章小结 |
| 5 系统测试与结果分析 |
| 5.1 系统测试方案 |
| 5.1.1 测试系统结构 |
| 5.1.2 系统测试流程 |
| 5.1.3 测试结果验证方法 |
| 5.2 系统功能测试 |
| 5.3 系统测试结论 |
| 5.3.1 测试结果分析 |
| 5.3.2 测试结论 |
| 5.4 本章小结 |
| 6 结论 |
| 6.1 全文总结 |
| 6.2 后续工作与展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得的研究成果 |
四、嵌入式C编程技术(一)（论文参考文献）
- [1]PLC运动控制典型指令设计与运行优化研究[D]. 琚长江. 上海交通大学, 2019(06)
- [2]超大容量铅酸电池的电化学阻抗谱预警技术研究[D]. 王武斌. 浙江大学, 2021(09)
- [3]面向嵌入式系统的实时传输与接口技术研究[D]. 廖张梦. 浙江大学, 2021(01)
- [4]CAFe机器保护系统关键技术研究[D]. 程艺. 中国科学院大学(中国科学院近代物理研究所), 2021(01)
- [5]嵌入式WEB架构信道编译码性能实物验证系统设计[D]. 李陈. 西南科技大学, 2021(08)
标签：嵌入式软件论文; 嵌入式linux论文; 编译程序论文; 测试模型论文; 指令周期论文;