于学萍[1]2002年在《高速数字信号在不完整微带线上的传输和辐射特性研究》文中研究说明随着高速数字电路和高集成度芯片技术的飞速发展,电路中的电磁兼容问题愈来愈受到关注。组装设计中的电磁兼容问题的研究正成为研究的热点。本文就是在此背景下,针对PCB电磁兼容设计领域中实际工程中常遇到的几个典型问题,以FDTD数值分析技术为主要分析手段,对长期困扰工程设计的几个重要的问题进行了分析和研究,给出了理论和数值分析结果。然后合理地采用近似方法,对典型电路提出了相应的工程设计方法。本文主要的创新性的工作如下: 1、完成了适合印制板上微带线分析的叁维FDTD、叁维PML吸收边界条件、叁维各向异性的PML吸收边界条件、数值分析集总元件和数值分析电子设备辐射的近场—远场转换的程序实现工作; 2、采用时域变换、集总元件数值分析技术和FDTD数值分析技术,对微带线上电磁波传播过程进行了模拟和分析,提出了计算微带线的有效介电常数的数值分析方法,并且实现了数值分析微带线精确电路参数的一套较完善的软件技术; 3、利用FDTD方法及各向异性PML吸收边界条件,模拟了割裂大地对数字信号的影响,并分析了产生影响的物理机制,提出了用于工程设计的等效电路; 4、对高速数字微带电路间的串扰效应进行了详细的分析,并通过数值分析量化地给出了割裂大地和干扰信号波形对微带电路间串扰效应和信号完整性的影响; 5、采用计算电磁学方法对印制板上微带线的远场辐射场进行了模拟和数值分析,定量地研究了割裂大地对数字电路辐射的影响。给出了数字电路的远场辐射波形,并对结果的物理特性进行了详细的分析; 6、设计开发了内存测试系统,进行了内存测试的实验研究。
郑常斌[2]2008年在《PCB信号完整性分析与设计》文中研究指明为了满足人们对电子设备小型化和多功能化的要求,现代印制电路板(Printed Circuit Board,PCB)正向高速、高密度、高集成度的方向发展。当信号速率和元器件密度提高到一定程度时,PCB上的寄生效应会在传输信号上引起噪声和干扰,使得信号完整性问题变得越来越突出。如果没有良好的信号完整性,PCB就不能良好的工作,甚至根本不能工作。这就要求在电子产品开发的PCB设计阶段就必须进行良好的信号完整性设计。因此,研究如何做好PCB信号完整性分析与设计成为了PCB设计领域内的一个研究热点。信号完整性(Signal Integrity,SI)问题主要包括串扰、信号反射和电磁干扰。针对PCB设计中的实际问题,本论文主要对串扰和反射做了深入的研究,并对PCB信号完整性分析与设计方法做了全面的探讨。论文的主要工作如下:1.简要分析了串扰机理,利用HyperLynx研究了PCB微带线和带状线情况下的前向串扰和后向串扰,仿真发现带状线下的串扰要显着低于微带线下的串扰。2.应用HFSS(High Frequency Structure Simulator)建立了两条平行微带线间串扰的仿真模型,进而研究了PCB微带线间的串扰随信号频率、并行长度、线间距离、参考层高度等参数的变化而变化的规律,并根据研究结果指出通过减小并行长度、增大线间距离、减小参考层高度可以有效地抑制串扰;此外,提出了应用“隔离带”减小串扰的方法,仿真显示良好接地的隔离带可以有效地降低信号线间的串扰。3.PCB设计过程中,密集的过孔导致参考层不完整、模拟地和数字地隔离而在参考层上形成缝隙是经常遇到的两种情况。针对这种情况,本文研究了信号线跨越缝隙时的串扰。研究发现当信号线跨越参考层上的缝隙时,串扰会显着恶化。然后通过仿真验证了在信号线正下方为信号提供良好的电连接作为回流路径可以有效地减小串扰。4.分析了信号反射的形成机理,比较了抑制信号反射的终端阻抗匹配端接技术,并给出了不同终端阻抗匹配端接技术抑制信号反射的仿真结果。通过以上研究工作,论文得出了解决PCB上的串扰和信号反射等信号完整性问题的方法和设计规则,对PCB工程设计具有一定的指导意义。
李小荣[3]2010年在《高速数模混合电路信号完整性分析与PCB设计》文中进行了进一步梳理现代电子产品正朝着高速、高集成度和高可靠性的方向发展。带宽高达百MHz甚至GHz的高速运放与高速数模转换器在视频处理、信号采集、实时检测等电路中的应用越来越多;边沿速率达ps级的高速数字器件已相当普遍。相应地,高速数模混合电路板(Printed Circuit Board,PCB)成为电路板发展的新趋势。高速数模混合PCB具有新的特点,传统的PCB设计方法已不能满足需求,这类PCB设计面临着新的挑战,要求采取新的设计方法和手段,来保证产品设计的首件成功率。信号完整性(signal Integrity,简称SI)是指信号在互连线上的传输质量。在一个高速互连系统中,信号流经芯片内部连线、芯片封装、PCB布线通道、焊盘、过孔等,任何信号传输路径都有可能引发信号完整性问题,本论文把问题主要集中在板级互连上。高速系统中,PCB上高速信号间的互连不再是畅通和透明的,高速的互连线对系统的影响已不能被简单忽略。互连引起的信号完整性问题可能会导致系统工作不稳定,甚至不能正常工作。如何处理由高速互连线引起的信号完整性问题,是现代高速混合电路PCB设计能否成功的关键。信号完整性设计需要贯穿于整个项目设计的各个阶段,需要在设计阶段尽早地解决潜在的问题。本论文基于高频效应、传输线理论、电磁干扰理论,对反射、串扰、同步开关噪声(SSN)、电磁干扰(EMI)等信号完整性问题进行深入分析,根据理论分析与实际经验给出各种相应问题的解决方法。笔者通过对一块高速数据采集卡进行信号完整性分析与PCB设计,主要从优化高速模拟电路PCB和高速数字电路PCB的信号完整性出发,来确保各部分的信号质量并减小数模之间的干扰,从而探索出高速数模混合PCB的设计方法和设计流程。笔者运用Cadence Allegro PCB SI与Ansoft SIwave/Designer SI仿真工具,对采集卡中的关键网络与整板进行仿真分析,通过对高速数字电路中的反射、串扰、同步开关噪声、传导与辐射等进行仿真分析来优化干扰源和干扰途径。根据仿真分析的结果制定相关布局、布线规则来驱动设计,并在布线后对PCB进行仿真验证和设计优化,确保在设计阶段采取有效的措施来增强信号完整性,达到良好的设计效果。这也进一步证明了高速设计的仿真分析和设计方法的重要性。本文所提出的基于信号完整性仿真分析与验证的高速混合PCB设计方法和流程,可以提高实际的PCB设计质量,降低设计风险,减小设计修改和制作的次数,从而缩短市场开发周期、减少开发成本。对于实际工作中的设计观念、设计流程及设计手段的改进与完善具有现实指导意义。
张华[4]2005年在《高速互连系统的信号完整性研究》文中进行了进一步梳理随着数字电路速率及时钟频率的不断提高,在高速系统中,高速信号经过互连线时会产生延迟、反射、衰减、串扰、色散等信号完整性问题。信号完整性问题已成为高速数字系统设计是否成功的关键问题之一。对于传输速率达几百Mbps甚至数Gbps的高速数字信号,其有效频谱已扩展至微波甚至毫米波频段,在复杂互连系统中传输时已表现出明显的波特性,因此信号完整性问题的分析本质上是求解一个复杂的电磁场边值问题。为了精确分析这种复杂的电磁效应,唯一可行的方法是采用基于电磁场理论的全波电磁分析方法。本文围绕电磁建模仿真这一主轴,结合电路系统的分析方法及实验测试,在频域和时域(经傅立叶变换)对高速互连系统(特别是高速背板互连系统)及500Mbps高速系统进行信号完整性分析,主要研究互连系统是如何影响高速信号传输的;然后从这些分析结果中得出结论,建立设计规则,从而指导高速电路的设计,解决信号完整性问题;其目的在于确保可靠的数据传输,保证高速电路系统具有良好的信号完整性。本文在理论和应用方面所做的工作主要包括:1.首次从理论上系统地推导出各种差分电路的混合模S参数级联公式;并根据混合模S参数的定义,推导出不同拓朴结构差分电路的混合模S参数表达式,及其相应的标准S参数与混合模S参数的转换关系式;并将混合模S参数理论用于高速差分互连和500Mbps高速系统的信号完整性分析。2.主要基于实验研究,并结合叁维全波电磁仿真软件在频域和时域对高速互连中常见的不同特性阻抗(线宽)、长度、PCB板厚度、PCB板介电常数的微带互连线以及不同类型的传输线,如:接地共面波导、带状线和嵌入式微带线的信号完整性性能进行分析,并对接地共面波导的谐振现象和传输特性进行了详细的理论分析;然后采用混合模S参数的理论对高速互连中常用的差分微带线和差分带状线的信号完整性性能进行频域的仿真分析。3.主要基于实验研究,并结合叁维全波电磁仿真软件及电路系统仿真软件在频域和时域对高速互连线中常见的不连续性,如:走线拐弯、导带宽度跳变、端接负载失配及过孔的信号完整性性能进行分析;然后采用混合模S参数的理论对各种高速差分互连的不连续性,如:差分线走线拐弯、导带宽度跳变及差分过孔进行频域的信号完整性仿真分析,从而了解差分互连不连续性在传输高速信号时的各种工作模式特性。4.首次提出了一种自适应区域分解时域有限差分方法,并用于高速互连的信号完整性分析,可以加快计算时间,提高计算复杂问题的效率。这种方法是将待解问题划分为若干独立的FDTD子区域,并在子区域之间建立连接边界条件和相应的边界检测准则,以便在各子区域之间进行自适应检测;将波没有传播到的子区域置于休眠状态,子域边界上检测到激励信息时,再激活该子域,进行传统的FDTD迭代计算。通过对二维的波导系统和叁维高速互连微带线及多层微带互连结构的分析实例,验证了该方法的正确性和有效性。5.主要基于实验研究,并结合叁维全波电磁仿真软件和电路系统仿真软件在频域和时域对不完整参考面互连线(非理想返回路径),如:参考面上不同宽度、长度的槽缝、旁路电容的设置以及网孔状参考面上的互连线、不完整参考面上差分互连的信号完整性性能进行分析;然后通过实际测试分析了不完整参考面对互连线间耦合的影响以及具有共同返回路径的互连线间的串扰。此外,通过频域的测试和仿真,对单端互连线在不同间距、线间铺设地线、不同终端负载阻抗和传输线阻抗不连续性情况下的串扰以及差分互连线之间串扰分别进行了仔细的研究。6.设计了500Mbps高速数字电路实验验证系统的LVDS背板,并对该系统的时域响应和眼图进行了实际测量;利用叁维全波电磁仿真软件HFSS对500Mbps高速数字系统进行系统级的建模仿真,并在频域应用混合模S参数的理论来分析该系统的差模、共模及其模式转换等各种工作模式特性;然后结合电路系统仿真软件ADS对该系统的信号完整性问题进行系统级的时域仿真;根据这些分析结果可以总结出保证高速数据可靠传输的背板系统设计规则。
贾俊[5]2004年在《高速互连设计中的信号完整性和电磁兼容性研究》文中研究指明在过去，互连对数字组件如微处理器电气性能的影响非常小，使用一些简单的经验规则就可以解决几乎所有问题。但是随着科技的进步和信息量的剧增，人们对带宽的要求越来越高，推动了处理器和总线速度的不断提高，从几百兆到数吉赫兹的处理器已经随处可见，而且将来会有更高速度的器件出现，以满足人们对数据、语音、图像等大量数据的实时传输要求。 数字系统速度的提高意味着信号的升降时间尽可能短，而频率和边沿速率的提高将带来一系列的高速设计问题。现代的高速电路设计中，经常会出现一些互连的问题如延迟、反射、衰减、散射、串扰、地弹等，这些效应可能会导致显着的脉冲畸变，即使是传输很短的一端距离。此外，边沿速率和频率的加快使得电磁干扰问题更加突出。所以，信号传输中的信号完整性(SI，Signal Integrity)问题和电磁兼容性(EMC，Electromagnetic Compatibility)问题成为了现代电路集成中的两个最主要的问题。这些问题的出现给系统硬件设计带来了更大的挑战，许多从逻辑角度看来正确的设计，如果在实际PCB设计中处理不当就会导致整个设计失败。专家预测，在未来硬件电路设计开销方面，逻辑功能设计的开销将大为缩减，而与高速设计相关的开销将占到总开销的80％甚至更多，高速互连设计已经成为系统设计能否成功的主导因素。 本文第一章讲述了互连设计重要性，介绍了互连的分类和模型以及高速互连设计中的信号完整性和电磁兼容性问题，并总结了国内外的研究现状。 第二章论述了现今高速互连设计使用到的分析方法，包括电路方程的表述和模型简化算法。 第叁章在讲解传输线模型的基础上，系统阐述了高速互连设计中的信号完整性问题，包括反射、串扰、同步开关噪声和非理想互连等，给出了系统必须满足的时序方程；使用Cadence PSD14.2软件包对五种常用的端接方法进行了仿真，并分析了两耦合传输线系统中线间距、平行走线长度、介质层厚度、干扰信号频率和上升时间等参数变化对串扰的影响以及片上和片外去耦电容对降低同步开关噪声的作用。 第四章研究了高速互连设计中的电磁兼容性问题，讲述了电磁辐射的机理以及差模和共模远场辐射的频率特性，通过软件仿真分析了去耦电容、铁氧体和共模扼流圈在优化PDS性能和降低EMI方面起到的作用。 第五章总结了本文所做的主要工作，并给出了后期工作的建议。
王小宁[6]2010年在《混合模S参数理论及其在信号完整性分析中的应用》文中指出随着高速数字电路时钟频率不断提高、信号跳变时间越来越短,高速互连引起的信号完整性问题日益突出并已成为高速数字电路设计中迫切需要解决的关键问题。在高速电路信号完整性分析中可以采用时域和频域分析方法。当分析具有分布参数元件和频变元件的互连和封装结构时,与传统的时域分析相比,采用频域分析方法更为简单方便。在频域分析结果的基础上,通过傅里叶变换可以得到高速脉冲信号的时域响应。本文首先介绍了高速电路信号完整性分析的相关理论;其次,介绍了在信号完整性频域分析中的散射参数(S参数)理论以及在传统S参数理论基础上发展起来的便于分析差分网络的混合模S参数理论;重点研究了混合模S参数的网络特性,参考面移动对混合模S参数的影响,以及级联网络混合模S参数的计算等问题。在级联网络混合模S参数的计算中,本文首次提出了通过信号流图计算的方法,并推导出了计算公式。与利用混合模T参数计算的方法相比,由于该方法省去了两次混合模T参数与混合模S参数之间的换算,计算更为简洁。利用电磁全波分析软件,分别对两个平行差分线级联以及两个差分线拐角级联进行建模仿真,验证了上述计算方法的正确性。最后,利用电磁全波分析软件建模,仿真和分析了多种高速互连设计中的差分互连不连续性,如:不完整地参考面、拐角、过孔等,得到这些不连续结构的混合模S参数,并由此分析了以上不连续结构的不同参数对差分信号传输的影响。分析结果对解决高速差分互连不连续性引起的信号完整性问题具有一定的指导意义。
唐世悦[7]2006年在《高背板中互连的研究》文中研究说明本论文受国家自然科学基金资助，项目名称《数字传输信道物理模型的研究》(项目批准号：10505020)。 背板是电信和数据通信中，在技术方面相对落后的部分，但又是(从开发的角度和设备角度看)相对地昂贵的部分，它已经成为提高传输速率的“瓶颈”。提高传输率是电子工业面临的一大挑战，高速背板的设计已经成为高速电路设计和仿真技术的会聚点之一。 电磁场理论的应用已经在微波领域相当成熟。随着高速互连时钟频率的不断提高，互连中电磁场的有限传播速度和波动现象：趋肤效应、介质损耗、辐射损耗开始显现，此时在低频时适用的电路理论已经显现不足。因此越来越多人研究用电磁场分析方法来解决电路设计问题，高速数字电路设计成为电磁场理论的一个新的应用领域。 由于信号和传播模式不同，不可能将成熟的微波设计方法直接搬到互连设计中来。因此，必须根据电路的实际情况，建立合理的物理模型，再将普遍适用的电磁场分析加以简化，并用电磁场全波分析软件进行数值计算，提取参数，实现一套完整的仿真方案。本论文正是在这种思路下分析了高速背板中互连的串扰、差分对、辐射等问题。 在论文第一章里介绍了研究高速背板中互连的现状及意义，对互连线上信号实际带宽的评估做了详细的讨论和计算。最后分析了在高速互连中应用电磁场理论的可行性以及需要的理论支持。 第二章对影响高速互连的各种物理机制作了详细分析；第叁章是在这基础上进一步的讨论，根据各种物理机制对互连的影响做工作区域划分，用这样的方式讨论，能更清晰的理解各种影响数据率的物理机制之间的区别和联系。 第四章主要讨论的是多导体中的串扰问题。主要通过建立的多导体模型，用电磁场计算的方法得到串扰的电容、电感矩阵，对串扰的各种噪声、导体间距以及防护线对串扰的影响作了详细分析。 第五章详细分析了差分对特征阻抗及抗串扰能力。最后对差分微带线和差分带状线作了比较，根据它们不同的电磁场分布，推导出两种结构下差分信号的两个分量之间的速度存在差别，以致于差分微带线结构会引入额外的噪声。 第六章是本文的另一主要创新点之一。共模辐射逐渐成为影响现代高频电路的主要原因，而高速背板的特殊结构，共模辐射的危害更是严重。目前对辐射的预测，往往不是用数值预测，也不是用具体表达式，因为辐射情况复杂，它们的适用范围有限。通常采用的方法是依靠测量经验来对系统进行判断，也就是经验方法。但是背板互连有着它的特殊性，这一章通过对单端互连和差分对互连模型的分析，推导出不同互连结构下共模辐射的具体的数学表达式，对于共模辐射的特性有了更清晰的描述。
李丽平[8]2009年在《高速串行互连中的抖动分析》文中研究说明随着现代电子系统中数据传输速率的迅速提高,互连的带宽要求越来越大,而传统并行接口技术成为进一步提高数据传输速率的瓶颈。在数据传输中占有极大优势的高速串行互连逐步取代并行互连,而且已经在各个领域得到广泛应用。但是高速串行系统中出现了新的问题——抖动,它是决定系统性能的关键因素。可靠的数据传输要求将抖动控制在一定的范围内,所以无论学术界还是工程界都对其进行了深入广泛的研究,内容涵盖了抖动机理、抑制策略、测量和分解、分析方法等。本论文重点研究了串行互连的优化设计、抖动抑制策略和抖动快速估计方法。研究成果简述如下:1.在分析高速互连线间的容性耦合和感性耦合机理基础上,讨论了串扰特性和串扰对时序的影响,研究了防护线在降低微带线间串扰及改善时序问题中的作用,对防护线的结构设置和接地过孔的合理间距进行了分析和验证,实验结果对高速互连设计有一定的指导意义。2.根据微波网络理论,对两根平行微带线的散射参数进行了研究,推导出了插入损耗和远端串扰的幅频曲线中波峰、波谷点频率与奇偶模的传播时延、互连线长的关系。结合数字系统中常用的梯形脉冲信号频谱特性,分析了耦合损耗对信号传输的影响,并提出了相应的互连优化设计规则,使插入损耗的波谷频率远离所关注的传输信号的有效频率分量,减小高频信号分量的衰减,提高互连的传输性能。3.根据耦合传输线的模式分解,分析了常见的单端耦合互连线、差分对耦合互连线间串扰引起的抖动机理。根据已有的串扰引起的抖动均衡方法,提出一种更完善的电路设计,进一步改善了串扰引起的抖动。同时,提出另一种简单有效的信号恢复电路设计,无须对信号传播模式进行判别,仅用加法器和延迟单元对原始接收信号进行处理。这种电路设计从幅度和时序上同时消除串扰的影响,信号质量和系统稳定性明显改善。而且,该电路设计对不同的互连结构,如单端互连、差分对互连,或不同的激励信号,如不同信号电平、不同数据率均是适用的。4.研究了数据相关性抖动机理和均衡技术原理,在分析现有估计方法的基础上,提出了一种眼图轮廓线方法:根据高速串行互连的脉冲响应,用特定的、最短的激励序列构造出数据流中的极端条件,直接生成完整眼图中的轮廓线,实现快速估计高速串行互连中码间干扰引起的数据相关性抖动。
李轶敏[9]2008年在《高速电路的信号完整性分析》文中指出信号完整性问题已成为高速数字电路设计中迫切需要解决的关键问题。随着高速数字电路工作频率的不断提高,信号上升/下降沿时间不断变短,电路集成度不断提高,延迟、反射、串扰、过冲、振荡和同步开关噪声等信号完整性问题日益突出。信号完整性问题的分析本质上是求解一个复杂的电磁场边值问题,为了精确分析这种复杂的电磁效应,采用基于电磁场理论的全波电磁分析方法求解复杂的电磁场边值问题是有效的。本文围绕电磁建模仿真这一主轴,从时域和频域对高速电路中一些典型结构进行信号完整性分析。本文所做的主要工作有:1.应用叁维全波电磁仿真软件对高速互连中常见微带互连线以及常见不连续性的信号完整性性能进行分析;2.探讨走线间串扰随信号跳变时间、走线间距离、参考层高度等参数变化的规律;此外,在相邻走线间添加多点接地的隔离带以减小串扰,并对隔离带的尺寸以及过孔间距的选取进行了讨论,仿真显示良好接地的隔离带可以有效地降低信号线间的串扰;3.针对不完整参考面(非理想返回路径)情况下槽缝尺寸变化,数字/模拟地隔离对串扰的影响进行了分析并通过添加电容改善不完整参考面对串扰的影响;4.由于同步开关噪声(SSN)的存在,使得PCB电路存在着电磁干扰问题,本文分析了同步开关噪声的产生原因,采用不同电磁带隙结构(EBG)抑制SSN,提出采用多孔混合的EBG结构抑制SSN的方法,并通过仿真验证了用EBG抑制SSN方法的有效性。通过以上研究工作,论文得出的结论对高速电路的设计,解决信号完整性问题具有一定的指导意义。
蒋冬初[10]2014年在《高速数字电路的信号传输及其噪声抑制》文中进行了进一步梳理随着电子系统数据率的不断攀升和集成电路技术的快速发展,高速系统的分析与设计越来越引起人们的重视,研究高速数字电路的信号传输和噪声抑制可有效提高应用设计的效率和质量。高速电路所表现出的各种信号完整性问题直接影响和决定了信号的传输质量和电路的整体性能,信号完整性已成为当今高速数字设计的瓶颈,并和电源完整性、电磁完整性和时序完整性紧密关联、相互影响。除了利用各种经验法则和已有的信令传输技术提高数据传输速率和信号质量之外,电源噪声抑制已成为高速电路设计中的一个重点内容。利用电磁带隙结构特有的电磁特性,通过科学合理的设计,可以充分发挥电磁带隙结构的效能,为提高高速电路的整体信号完整性和电源完整性提供条件。同时,高速连接器作为信号传输的一个常见的重要载体,良好的传输方式也可以为板级互连的高速传输提供条件。本论文根据高速电路的基本理论,围绕国家自然科学基金项目“高速SIP/PCB系统中的SSN噪声和ISI干扰分析(60672027)”和“高速高密度互连封装的电源完整性与可靠性分析(60871072)”的研究内容和目标,在前人的研究成果的基础上,较系统地分析了高速数字电路的实际应用中所表现的几种常见信号完整性问题及改进方法,研究了电容耦合连接器的均衡方法以提高信号传输速率,重点对电磁带隙结构在同步开关噪声的宽带抑制方面进行了研究,得到了一些重要结论,同时提出了一种高性能的新的电磁带隙结构。全文共六章,所做的主要工作可以归纳为以下四个部分:第一部分研究LVDS的信号传输中的信号完整性。根据LVDS的基本原理和应用,结合实际LVDS收发芯片对几种不同端接、差分线对长度和间距情况下的高速有损传输进行了仿真和分析,通过对比参数改变时由于失配产生反射从而引起的过冲和时序的变化,探讨了它们在实际高速数字系统应用中的信号完整性方面的密切关系。第二部分研究高速PCB中的串扰。结合具体芯片,对高速PCB中的微带线在多种不同情况下进行了有损传输的串扰仿真和分析,通过有、无端接时改变线间距、线长和线宽等参数的仿真波形中近端串扰和远端串扰波形的变化和对比,研究了高速PCB设计中串扰的产生和有效抑制方法,相关结论对在高速PCB中合理利用微带线进行信号传输提供了一定的依据。第叁部分研究电容耦合连接器的均衡。以高速连接器中的电容耦合连接器为研究对象,分析了影响接收端脉冲幅度和时延的原因,探讨了接收端串联耦合电容均衡的不足,提出了一种使用ALTERA驱动端均衡方法来实现在增加接收端脉冲幅度的同时减少脉冲时延的方案。同时改进了均衡比例的选取方法,给出了精确的计算公式以得到合适的均衡比例,能有效地消除接收端脉冲的符号间干扰。仿真结果验证了ALTERA均衡方案能明显增加接收端脉冲幅度并消除符号间干扰,提高了信号的有效传输速率。第四部分研究电磁带隙结构的同步开关噪声抑制。为了有效抑制高速数字电路中的同步开关噪声,从频域和时域两方面对一种正六边形贴片的电磁带隙结构进行了特性分析和研究。利用等效电路理论和专业仿真工具分析和研究了贴片边长、贴片间距和过孔半径对该结构的带隙和传输特性的各自不同的影响,得到并验证了准确估算不同贴片边长带隙的上、下限频率和带宽的数学表达式。同时,提出了一种新的深度超宽带同步开关噪声抑制的S形桥接电磁带隙结构,相对于已有的电磁带隙结构,下截止频率大幅降低,带隙宽度大幅增加,并且抑制深度越深,优势越明显,总体性能得到了极大提升。研究内容为提高高速数字电路的应用设计性能提供了有用的依据,能有效提高设计效率。
参考文献：
[1]. 高速数字信号在不完整微带线上的传输和辐射特性研究[D]. 于学萍. 北京邮电大学. 2002
[2]. PCB信号完整性分析与设计[D]. 郑常斌. 北京邮电大学. 2008
[3]. 高速数模混合电路信号完整性分析与PCB设计[D]. 李小荣. 杭州电子科技大学. 2010
[4]. 高速互连系统的信号完整性研究[D]. 张华. 东南大学. 2005
[5]. 高速互连设计中的信号完整性和电磁兼容性研究[D]. 贾俊. 武汉大学. 2004
[6]. 混合模S参数理论及其在信号完整性分析中的应用[D]. 王小宁. 南京航空航天大学. 2010
[7]. 高背板中互连的研究[D]. 唐世悦. 中国科学技术大学. 2006
[8]. 高速串行互连中的抖动分析[D]. 李丽平. 西安电子科技大学. 2009
[9]. 高速电路的信号完整性分析[D]. 李轶敏. 南京航空航天大学. 2008
[10]. 高速数字电路的信号传输及其噪声抑制[D]. 蒋冬初. 西安电子科技大学. 2014
标签：计算机软件及计算机应用论文; 微带线论文; 仿真软件论文; 电磁兼容性论文; 信号传输论文; 信号完整性论文; 数字信号论文; 电磁理论论文; 数字电路论文; 频域论文; s参数论文; pcb论文;