广东省深圳市 深圳市华海技术有限公司 518051
摘要传统的CMOS图像传感器采用3T像素结构,但由于自身结构的关系,整体性能难以满足较高的要求,4T像素结构应运而生,它比3T像素有更小的噪声,更好的性能;同时要求控制部分更加复杂.文中介绍了基于一种4T像素结构的图像传感器的设计.
关键词3T;4T;APS;图像传感器
CMOS图像传感器是在20世纪60年代末期出现的由IBM和仙童公司开发的双极型和MOS光敏二极管阵列结构⑴.在图像传感器中最常用的光敏器件是反偏PN结光电二极管和P+/N/P埋藏光电二极管(BuriedPhotoDiode)。其中埋藏光电二极管像素比反偏PN结像素有更好的灵敏度,另外由于M1(Tx)的存在,使像素的可控性更好,有效地降低热噪声和暗电流.但4T结构比3T多了一个管子,在同样像素尺寸条件下,填充率比3T像素小.3T像素由于自身结构的关系,暗电流不能得到很好的控制,性能难以满足较高的要求;为满足需要,4T像素结构应运而生,它比3T像素有更小的噪声,更好的性能;同时要求控制部分更加复杂⑷
14T像素图像传感器的设计
1.14T像素与读取电路结构设计
T1时刻，完成对光敏二极管和P点连接的寄生电容Cp的复位,光电荷开始聚集；
T2时刻，再次完成P点寄生电容的复位,寄生电容Cp存入电压VDD；
T3时刻,经过源跟随器对电容CP.电压进行采样，到T4时刻，完成采样。源跟随器增益AP,CP电压存于电容CP；电容CP上电压Vc1=AP•VDD；
T5时刻，光信号积分完成，图像信号产生；M1管打开，光电荷流向寄生电容CP，T6时刻完成电荷转移。寄生电容CP上电压为Vcp=VDD-Vsignal；
T7时刻,对CP上的电压进行采样。到T8时刻,完成采样,CP上的电压存于电容C8;C8上的电压为VC8=AP•(VDD-Vsignal);
由此可知,电容C和电容C上的电压差得到相关的图像信号电压(前文对相关双采样论述详细,这里没有再对噪声信号进行分析,因此各电容电压均为近似值).
1.2系统概述,
CMOS图像传感器的集成度高,在同一芯片上集成有模拟信号处理电路和数字信号处理电路。描述了CIS芯片的系统模块.芯片可以通过I.c接口将用户设定保存在控制寄存器中,控制寄存器的值决定了系统的工作状况.时序与控制模块产生控制信号,控制曝光顺序,放大器增益,AD转换启止,数据流时序和数据读取.传感器模拟电路主要包括一个像素矩阵,一个方向上的寻址寄存器,2个Y方向上的寻址寄存器,校正噪声的列放大器PGA(programmable—gainamplifier),一个模拟多路开关,一个ADC模数转换器.数字电路包括时序与控制模块,控制寄存器与I2C接口模块,色彩校正和色彩补偿模块.从像素列读出的图像信号首先经过可控增益放大器PGA,放大后的信号再由列级A/D转换器转换为数字信号并锁存,再由x寻址寄存器控制逐列读出图像数据.数字图像数据经过色彩校正和色彩补偿模块作消噪和补偿运算,最后数据输出.CMOS图像传感器的像素阵列采用列复用结构,每一列像素由列总线相连,共用—个列读出电路.
像素阵列中,每列像素共享一个列电路.在像素单元中,曝光开始后光电流产生的电子聚积起来.首先像素所在的行被选中,此行的reset产生脉冲信号将P结点电压复位,然后采样信号reset产生脉冲将复位后的col—out电压保存在电容c,然后产生脉冲选通M1管,光电子流向结点P点的寄生电容,sig的脉冲信号将col_out的电压保存在电容C上,两个缓冲器分别输出Vres和Vaig.
CMOS图像传感器的寻址寄存器由一个同步时钟控制,用于指向正被读出或复位的行和列,由x和Y寄存器选定的行和列就可以选定一个需要的像素.工作时有2个Y方向的寻址寄存器,一个指向正在被读出的行,另一个指向正在被复位的行,这2个寻址寄存器在同一时钟频率下逐行移位并扫过整个像平面,图像传感器每行像素的积分时间相同,由2个寻址寄存器脉冲之间的时间延迟来决定.方向的寻址寄存器用来指向正被读出的列,每行数据依次被读出并复位.
CMOS图像传感器的大部分控制信号由内部时序控制器产生,如主时钟信号MAIN_CLK,帧有效信号FRAME—VALID,行有效信号LINE—VALID,像素时钟PIXEL—CLK等一些基本控制信号需要由外部控制电路产生,主要有外部时钟信号CLKIN,复位信号RESET.
2R11_HDL设计
这里以时序与控制模块为例,介绍图像传感器电路的RTL设计.
根据CMOS图像传感器工作的时序要求,控制电路采用自顶向下的设计方法,按照各功能要求划分子模块,其中,时钟分频进程负责接收外部输入的时钟信号CLKIN,产生主控进程所需的时钟信号MAIN—CLK;主控进程在外部输入的RESTART信号下启动,通过外部输入的设定判断拍照时所要求采用的快门工作方式,并向图像传感器输出相应的时序控制信号,以满足不同曝光工作模式下的时序要求;主控进程还负责产生图像传感器标志信号NEW—FRAME,NEW—COLUM,NEW_ROW,GAINC,LINEC,判断传感器所处的工作状态以完成时序控制;当传感器图像数据输出时,时序控制模块输出相应的指示信号,分别为图像数据的时钟信号PIXCLK,帧有效信号FRAME—VALID,行有效信号LINE—VALID以指示后续电路对图像数据进行存储或处理.
控制电路各子模块分别运用Verilog硬件描述语言进行程序设计.其中,主控进程采用有限状态机的设计方法产生和处理图像传感器的工作时序.完成程序设计后,使用UNIX操作平台下的SYNOPSYSVCS仿真工具对程序进行仿真。
为了便于对仿真结果的观察以验证设计的正确性,设定快门模式工作时的读取指针和复位指针之间相差2个像素行,且每行读取40个像素值.从图7给出的仿真结果可知,ay每给一个地址,读取指针完成一个像素数据的读取,与设计的工作时序一致,仿真结果证明了设计的正确性.
3实验结果
芯片使用27MHz外部时钟,输出1280*1024的10位RGB数据,最大帧速率为15帧/秒,提供可控曝光时间从1gs到20s.芯片中模拟电路部分为全定制设计,数字电路部分使用Artisan提供的标准单元库由VerilogHDL代码综合而来,使用Magma自动布局布线工具生成版图.本设计成功流片,芯片特征概要见表1.
4结束语
介绍了一种CIS芯片的实现方案,它使用4TAPS像素结构,列级AD转换,相关双采样电路,大大减小了噪声,改善了芯片性能.芯片中集成了色彩处理单元,能够有效处理图像,完善了芯片功能.设计完成后用0.18p,m工艺流片,测试结果较好,能够采集清晰图像.
目前,国内外图像传感器芯片的研究紧锣密鼓地展开,为改善4T像素填充率低的问题,4Tjshare等新的像素结构和电路被开发出来,图像传感器的制程也不断改善,CMOS图像传感器的发展有着广阔的前景.
种乘积码译码器设计方案的研究
数据输入与输出
输人数据经过串并行转换之后,同时读人迭代译码核心模块进行迭代计算,在数据输出模块,每一次迭代完成要进行条件判别,完成所要求的4次迭代之后,强制输出数据.
FPGA实现根据乘积码并行译码方案,迭代译码器各个模块采用VI-IDL硬件描述语言编写,用)(iliIl】【公司的开发工具ISE8.1完成了设计输人和综合,硬件资源的占
有率如表1所示.采用与Xilinx公司配套的Model—simXE6.0a集成仿真工具进行了功能仿真,图5为该两维乘积码的译码陛能功能仿真波形,其中时钟信号CLK周期为10MHz,上升沿有效,启动信号START下降沿有效,为8个时钟周期.Senddata为乘积码原始信息比特,rxin为经过输人模块并行出来的8比特信息,译码后4个比特信息为:yOd,yld,y2d,y3d.从图5中可见数据的译码输出仿真测试结果波形,例如编码之前的信息为1101,则输出分别为1,1,0,1,经过800IIS完成正确译码,如此再次经过800IIS,1,0,1,1并行译码输出.
可以看出所设计的TPC码译码器具有较好的译码效果,从译码输出的功能和硬件实现的设计方案都进一步证明了设计的正确性,通过改变输人激励部分参数,可以设计出更多码型的TPC码译码器.
参考文献
[1]陈雷,韩泽耀,曹庆红.基于4T像素结构的CMOS图像传感器设计[J].电子科技,2007(10):57-60+63.
[2]杨晓亮.CMOS图像传感器像素辐射特性的仿真研究[D].哈尔滨工程大学,2014.
[3]赵秋卫,李晓宇.简化4T像素结构CMOS图像传感器设计与实现[J].固体电子学研究与进展,2014,34(02):179-183.
作者简介:陈雷(1979一),男,工程师,2007年毕业于上海交通大学微电子硕士毕业
历任中芯国际设计服务处产品高级工程师，.安捷伦科技主任工程师，现任华海技术有限公司首席技术官。研究方向:产品工程和测试.
论文作者:陈雷
论文发表刊物:《科技新时代》2018年5期
论文发表时间:2018/7/18
标签：像素论文; 信号论文; 图像传感器论文; 时序论文; 寄存器论文; 电容论文; 译码论文; 《科技新时代》2018年5期论文;