荆元利[1]2002年在《DSP处理器系统结构研究》文中指出本论文详细描述了T2181 DSP处理器系统结构的设计和实现。论文分析了当前数字信号处理器系统结构的发展，结合以往进行的处理器研究工作，提出了针对DSP应用特点的处理器系统结构。在此基础上，通过多种流水线方案的比较分析，提出了合理的流水线设计，并对流水线进行优化控制，保证了流水线的正常工作。 乘累加器中的乘法器是影响系统性能的关键数据路径，本文参考了现有的几种典型乘法器结构，针对T2181 DSP处理器的性能要求，提出了乘法器的改进结构，在此基础上实现了高性能的乘累加器，为系统整体性能的提高奠定了基础。此外，本文还实现了灵活的时钟管理方案、分页管理的存储器结构和多功能的串行口。 本论文在完成系统结构设计的同时，对系统的综合与实现工作进行了介绍，重点讨论了如何利用合理的电路约束来优化系统的性能，并通过实验数据来说明优化效果。 在该处理器的研究过程中，我们使用硬件描述语言VHDL对其进行描述，完成了系统仿真验证，最终对系统进行了优化实现。 高性能数字信号处理器的研究成果，有助于加快我国自主版权数字信号处理器芯片的发展进程，为电子系统芯片的国产化打下了基础，具有重要的应用前景。
荆元利[2]2005年在《基于片上网络的系统芯片研究》文中研究表明很多数字信号处理(DSP)应用和算法中存在固有的并行性，设计者通常使用多个DSP处理器芯片并行计算，来提高数字信号处理系统的性能。微电子加工技术的进步，使单个系统芯片(SoC)上可以集成多个DSP处理器，而单个DSP处理器在性能提高方面遇到了结构上的瓶颈。目前的研究认为，采用片上网络互连多处理器(NetCMP)结构的DSP处理器SoC能够更高效地提高单个DSP处理器的性能，更好地满足军事和民用高端领域的需要。 本文以国防“十五”预研课题41308010307和国防基础研究课题k1800060504为背景，在完成了“通用DSP处理器—龙腾D1”软核的工作基础上，系统研究了片上网络结构和采用NetCMP结构的“龙腾DN”处理器模型。仿真结果表明，“龙腾DN”处理器能有效地提高对DSP应用的处理能力。 论文的主要工作和创新点如下： 1、在国防“十五”预研课题的资助下，作为主要完成人之一，完成了具有自主知识产权的控制增强型通用DSP处理器软核-龙腾D1处理器的设计工作。龙腾D1处理器软核以FPGA的方式通过了验证，并已在第叁方的MP3音频处理SoC中获得应用。龙腾D1处理器软核采用TSMC 0.25μm CMOS工艺，主频超过150MHz，性能达到150MMAC，集成度为32万晶体管。 2、提出了一种两级动态功耗管理(TLDPM)模型。该模型第一级采用积分跟随预测算法，第二级采用适应性微分调节策略，能够更加准确地预测处理器的空闲周期，使处理器节省更多的功耗。仿真结果表明，TLDPM模型降低的功耗比典型预测算法提高了52.9％～89.5％。 3、提出了基于局部负载概率的片上网络功耗模型(NPower)和时延模型(NDelay)，据此分析了叁种典型片上网络结构，表明在网络规模相同的情况下，多层Mesh比二维Mesh最多可降低49.0％的功耗和54.2％的时延，比快速立方体最多可降低47.1％的功耗和62.5％的时延，说明多层Mesh是较优的片上网络结构。 4、提出了一种双路由器多层Mesh(Double-Router Hierarchical Mesh，DRHM)结构，采用局部和远程两个路由器，降低了多层Mesh的时延和功耗；仿真结果表明，比单路由器多层Mesh结构的功耗降低31.4％，时延降低30.6％，增加的链路资源不超过15.4％。 5、提出了多个DSP处理器通过双路由器多层Mesh(DRHM)网络互连组成的NetCMP结构处理器-龙腾DN处理器模型。在该模型中，每个DSP处理器通过局部路由器共享相邻处理器的一级存储器；路由器采用并行仲裁的叁级流
郭旭[3]2008年在《非制冷红外热成像技术中的微处理器系统研制》文中指出随着红外热成像技术的发展,红外成像系统在军事和民用领域得到了广泛的应用,非制冷红外成像系统以其价格低、可靠性高、体积小、功耗低等优势在红外热成像系统的发展中占据着重要地位。本文以拓展非制冷红外热成像系统在不同领域中应用为目的,设计了非制冷红外热成像系统信号处理电路中的微处理器系统。微处理器系统负责非制冷红外热成像系统的管理与控制,主要完成非制冷红外成像系统的工作流程控制、数据加载与通信、字符迭加、人机对话等功能。本文分析了非制冷红外热成像技术基本理论,探讨了红外焦平面的特性和红外图像非均匀性校正等内容,结合信号处理电路的工作原理及非制冷红外热成像系统在不同领域的应用要求,设计了两种微处理器系统。为了满足一些设备对系统小型化较高的要求,如轻型热瞄具等,设计了基于NiosⅡ处理器的微处理器系统,有效地实现了对红外热成像系统工作流程的控制,完成了非均匀校正系数计算、十字分划线的生成、键盘和字符迭加功能的实现;同时为拓展红外热成像系统在工业领域中的应用,设计了基于DSP处理器的微处理器系统,完成了硬件电路设计,并对DSP进行硬件调试和软件调试,实现了键盘和LCD显示以及CAN通信功能。
段然[4]2005年在《嵌入式可重构DSP体系结构研究》文中研究说明计算结构与应用算法的匹配性越好，其性能和计算效率也就越高，这就要求处理器能够根据应用的需要而重新构造系统结构。可重构计算兼有软件的灵活性和ASIC的优越性能，是处理器系统结构一个新的发展方向。而可重构技术和DSP处理器的结合也使得单DSP处理器性能有望得到很大提升。 本文以国家自然科学基金“可重构计算中控制配置研究”(编号60273088)，国防“十五”预研课题(编号41308010307)和国防基础研究课题(编号k1800060504)为背景，对高性能可重构DSP处理器进行了深入研究。在完成了“控制增强型通用DSP处理器—龙腾D1”IP软核的基础上，系统研究了“龙腾DR”可重构DSP处理器模型和微系统结构，完成了仿真模型设计，仿真结果表明龙腾DR能够在多个DSP算法和应用领域中，提高单个DSP处理器的性能。 论文中主要工作和创新点如下： 1、在国防“十五”预研课题资助下，作为主要完成人之一，完成了具有自主知识产权的控制增强型通用DSP处理器软核—龙腾D1的设计工作。龙腾D1处理器软核以FPGA的方式通过了验证，并在第叁方的MP3音频系统中获得应用。龙腾D1处理器软核映射到TSMC 0.25μm CMOS工艺下，主频超过150MHz，性能达到150M MAC，集成度为32万晶体管。 2、根据DSP应用的控制数据流图特点和可重构结构的适应性，提出了一种可重构DSP处理器模型——龙腾DR。根据数据流图所需地址产生流和数据计算流的不同，龙腾DR的地址产生单元和数据通路都可进行重构，提高了结构的适应性和性能。 3、根据龙腾DR处理器模型，提出了该模型的一种微体系结构，采用控制模式和重构模式间切换，显着减少了通信开销；与主／协处理器结构的REMARC相比，在4个DSP内核算法运行中，性能提高14.9％～48.4％。 4、基于粗粒度可重构结构所需配置信息少，重构开销小的特点，提出了将结构配置信息与计算数据混合放置的存储方案。四个算法内核计算中，在性能降低不到1％的代价下，免除了独立配置存储器和配置总线开销，大大节省了片上存储器和连线资源。 5、提出了一种自动映射算法Stretch&Shrink，该算法将多个DSP应用映射到龙腾DR上，功能单元利用率和存储器带宽利用率分别可达78.75％和80％。 6、采用国际常用内核算法FIR、FFT、矩阵乘、二维卷积程序，对本文提出的可重构龙腾DR处理器模型进行了仿真评价。测得龙腾DR相对于单DSP处理器的性能加速比为8.38～15.45。评价结果表明，龙腾DR能够高效地提高
陈继承[5]2005年在《局部同质的异质DSP处理器设计研究》文中提出数字信号处理技术的飞速发展及其应用领域的不断细分，使得当前数字信号处理器面临着应用算法多样化和专门化的严重挑战，如何方便快捷地设计出适用的数字信号处理器成为当前数字信号处理系统设计的核心问题之一。 本文作者承担了浙江大学16位数据线宽DSP处理器—MD16软硬件系统设计项目，以此为基础，本文针对处理器体系结构设计、若干关键实现设计、核心功能部件MAC设计以及软硬件协同仿真验证等展开论证，力求建立一套面向中低端数字信号处理系统应用的DSP处理器设计、仿真、验证通用方法，以方便高效地设计出能够满足特定应用算法需求的DSP处理器，从而加速从设计到产品转化周期。 本文的主要的内容和创新如下： 提出了基于局部同质的异质DSP体系结构设计思想；在指令结构上，采用等差扩展操作类型码方法来平衡指令出现的概率分布和增强指令功能两方面要求，建立操作数码和寄存器结构的关系模型，将寄存器结构设计转变为特定有限域GF(2~[log_2~n])上的操作数编码最优问题，从而得出本文指令设计方案和类RISC局部同质而总体异质的寄存器组织形式；采用类RISC扩展LOAD／STORE结构和二维寻址机制来进行高效的存储器访问，对于寻址单元设计，提出了一种基于虚拟上下边界的任意长度循环寻址方法来解决多个不等长循环数组的连续存放问题，论证了一种不产生基地址的统一地址产生电路优化方案；对于提高代码功能密度方面，利用运算功能和存储器访问功能的正交性以实现两方面操作的并行化，并从存储系统层次保证其可行性； 根据局部同质的异质DSP体系结构模型，指出MD16具体实现要求和流水线划分原则，通过对比不同的划分方法，合理安排流水线中指令的执行动作，最终确定以降低数据、控制相关性为导向并满足系统频率和时序要求的MD16可扩展执行(EX)级的类RISC四级流水结构，使得类RISC指令、复杂DSP指令、多操作指令通过统一的流水线结构安排融合在一起。 提出了一种构建多模式算法最小并集的MAC通用结构思想与一种划分MAC通用结构以适应多流水级DSP处理器设计的通用MAC设计方法；对于BOOTH编码和部分积产生，提出了直接建立被乘数与部分积的多路选择映射关系的BOOTH编码和部分积联合产生方法；对于最优Wallace树型加法实现，提出了全加器和4-2 compressor电路实现 Wallace树加法所需的关键加法路径级数公式以指导实现选择；对于无偏舍入处理，提出了在Wallace树处理舍入问题的舍入运算前置方法；提出了以时延为导向的MAC各部分单元组合与流水线匹配具体方法。本文MAC设计思想和方法已经申请发明专利。 对MD16协同验证平台设计进行了研究；通过基于C语言PC机子平台、基于HDL语言虚拟机子平台和基于FPGA的硬子平台分别、协同仿真验证，保证了MD16处理器的正确性和完备性。 MD16处理器已完成流片，芯片采用SMIC 0.18μm 6层CMOS工艺加工，在核心电压1.8V情况下，其可工作在0-162MHz，此时功耗为1.1mW／MHz。
张小平[6]2005年在《高分辨率多波束成像声呐关键技术研究》文中认为近二十年来，随着海洋资源开发和海洋防卫技术的快速发展，对高分辨率成像声纳的需求越来越迫切，作为水下探测的重要手段，在水下高速目标的轨迹测量、海底地形地貌的绘制、水下目标识别、无人水下作战平台的声探测引导、舰艇的避碰和航空母舰等大型舰船防蛙人袭击的警戒中发挥着重要作用。同时，在水下援潜救生领域中，通作对水下目标的构造、姿态及周围水环境的清晰认识，能够为援潜救生方案提供必要的技术支持，而且还能够实时监测水下作业和监督方案的可靠性实施。 本文以国家“863计划”自动化领域中的“堤坝安全检测水下机器人”项目为主要应用背景开展的，提出了一种基于并行互连拓扑网络的实时高分辨率多波束成像声纳系统方案，并围绕系统的设计与实现展开了一系列关键技术的研究工作。主要研究内容包括：并行处理系统的性能分析研究；并行互连拓扑网络结构研究，并详细讨论了反图拓扑网络；在上述并行处理互连网络研究的基础上，进行了多DSP节点的声纳信号并行处理系统的设计与实现研究；然后，针对数字内插、流水线-延时-采样-聚焦和Delta-Sigma等叁种数字波束形成技术进行了研究，并基于实时性研究了动态延时聚焦算法。最后，所实现的高分辨率多波束成像声纳结合实际的探测需求，进行了应用实验研究。 第1章绪论部分阐述了课题提出的背景和选题的意义，回顾了高分辨率成像声纳的发展历程以及在国内外的研究应用情况，给出了成像声纳基阵的技术指标和具体设计，介绍了实时并行处理技术的研究与发展现状，本文的主要研究内容和组织结构。 第2章论述了高速数字信号处理器的特点和性能，对基于DSP的叁种并行处理体系结构进行了分析研究。在此基础上，研究了并行处理技术，建立了并行处理系统的数学分析模型。接着研究和分析了并行处理系统设计中的流水线技术的特点和性能。对静态互连网络拓扑结构和动态互连网络拓扑结构进行了研究，，并对一些常用的网络拓扑结构进行了定量对比分析。在二维反图拓扑结构的基础上，研究了结合静态互连网络和动态互连网络优点的反图拓扑结构。
谢励[7]2007年在《多DSP并行处理模件研究》文中进行了进一步梳理在电子系统综合测试与分析领域中,仪器设备的数字化、软件化中需要采用大量信号处理,许多应用场合中信号处理算法越来越复杂,实时性要求越来越高,相应的计算量也越来越大。为了解决这个问题,我们不得不越来越多地把以往用于大型计算机的并行处理技术应用到信号处理中来。信号处理中各个层次上的硬、软件并行处理技术纷繁复杂,在这当中采用多处理器对信号进行并行加速处理是一个正在受到日益重视的研究方向。多处理器并行处理系统设计中,牵涉到多处理器间任务调度和并行算法实现等难点问题,需要结合处理器计算单元的互联特性和信号处理算法的并行可扩性进行研究。寻求一种低通信开销的高效处理结点互连技术、任务分配调度方法以及对信号处理算法并行改进改进己成为当务之急。本文主要研究了多DSP(Digital Signal Processor)并行处理系统的设计,涉及并行处理系统的体系结构、数字信号处理芯片(DSP)在并行处理中的应用、信号处理算法并行化的研究等等。本文对组成并行处理系统的叁个要素:处理单元、并行处理机网络结构、任务调度和并行算法进行了详细的论述。设计和实现采用由TigerSHARC@DSP组成的分布式多处理器互联平台,在采用VDK RTOS(VisualDSP++ Kernel Real-time Operator System )组成的并行系统之上进行处理任务分配和调度,针对FFT,IIR和FIR滤波等算法进行并行性分析,提出了一些通用信号处理算法在并行系统上提高性能的任务分配和算法改进方法。
任晓波[8]2011年在《基于ARM、FPGA、多DSP的嵌入式实时图像处理系统》文中进行了进一步梳理现代信息技术的迅猛发展，使得图像处理方面的研究与应用，尤其是实时图像处理引起了更广泛的关注。近年来，随着嵌入式和DSP技术的不断发展，数字信号处理领域的理论研究成果被逐渐应用到实际系统中，从而推动了新理论的产生和应用，对图像处理等领域的技术发展起到了十分重要的作用。然而，在实时图像处理、雷达信号处理、软件无线电、电子对抗、3G数值仿真计算等领域中，要求嵌入式系统具有数据处理能力更强、数据吞吐量高以及多任务实时处理功能。因此，单DSP无法满足实时性和高速运算的要求，往往需要多个DSP进行协同处理。因此，本论文设计的ARM、FPGA、多DSP系统有着非常重要的理论价值和应用价值。本文主要研究内容如下：第一部分，首先介绍实时图像处理领域的最新发展，对比目前国内外现有成果，得出了以ARM和DSP分别作为实时图像处理系统核心的优势和劣势。结合本课题实时性、高速运算、数据吞吐量大、可重构性等特点，设计一个基于ARM、FPGA、多DSP的通用实时图像处理系统，并通过增加或裁剪可以广泛应用于高速图像处理和实时图像识别领域。第二部分，首先介绍系统的整体架构，简要的说明本文用到的相关技术。NiosCPU结构、Avalon总线规范，基于Nios Ⅱ的多处理器的设计方法。第叁部分，首先介绍了系统的硬件设计与实现，主要包括FPGA处理器端视频输入输出模块、DSP存储器模块、DSP与FPGA接口模块、系统电源模块、系统电压检测模块。然后介绍了嵌入式Linux的一些特点，叙述了Linux下驱动的编写，最后介绍系统的DMA通信和GPIO通信驱动的实现。第四部分，结合本系统的特点简单介绍了此平台在超声图像处理和视频监控领域的应用。最后，总结了本课题研究取得的成果及其不足之处，并提出了新的应用前景。
褚鹏飞[9]2009年在《基于多片DSP的雷达信号参数估计和识别硬件实现研究》文中研究表明电子侦察往往采用宽带数字接收机。高速的采样率对后端信号处理系统的处理能力提出了较高要求,同时为达到实时性,还要求信号处理系统具有多任务并行处理能力。本文首先分析了简单脉冲信号、线性调频信号和二相编码信号这叁种雷达信号的时域和频域特征,接着对叁种信号的快速识别和参数估计算法作了研究和验证,最后,采用高性能并行DSP +大容量FPGA的信号处理方案,选用浮点DSP处理器ADSP TS201S和Virtex-5系列FPGA,采用外部总线和链路口混合耦合的方式分别构建了单片DSP和双片DSP的雷达信号处理硬件平台。论文的主要工作如下:1.分析了现代雷达对抗的信号环境,建立了简单脉冲信号、线性调频信号和二相编码信号的数学模型,研究了叁种信号的时域和频域特征。2.研究了叁种信号调制类型识别和参数估计的快速算法,通过比较信号平方前后带宽的变化完成叁种信号的识别。3.研究了一种基于特征参数的雷达信号识别算法,该方法通过信号的非周期自相关函数提取分别映射信号带宽和频率变化率的两个特征参数,根据这两个特征参数及其对应关系实现了对简单脉冲、线性调频、二相编码和四相编码四种雷达信号的类型识别。4.基于ADSP TS201S和XC5VLX30完成了单片DSP的高速信号处理板的硬件设计和调试,包括系统电路板原理图和PCB图的设计与仿真。实现了DSP与FPGA之间的链路口高速传输和总线传输,完成了FPGA外围接口的调试,在该硬件平台上完成了叁种雷达信号的参数估计、类型识别和分选算法的软件调试,并用LabVIEW编写了雷达信号参数显示界面。5.基于ADSP TS201S和XC5VSX50T完成了两片DSP并行的高速信号处理板的硬件设计和调试,包括系统电路板原理图和PCB的设计和仿真。采用了混合耦合模型的并行DSP处理器方案,对Virtex-5系列FPGA独有的RocketIO高速数字接口进行了初步研究。6.完成了系统的联调工作,验证了信号处理算法和硬件平台的可行性。
高一榕[10]2008年在《基于SOPC的可穿戴机多处理器设计》文中认为可穿戴计算机(wearable computer)是一种新概念的个人移动计算系统。它是伴随着计算机不断向超微型化发展应运而生的,也是“计算机应以人为本”这一理念的必然产物。SOPC是可编程技术发展到一定阶段的必然产物。它作为SOC和PLD/FPGA相结合的一项综合技术,集合了两者的优点,适合于两者的应用领域。并由于它的灵活性,对于目前竞争激烈的IT市场来说,提供了非常好的技术和广泛的应用产品领域。美国Altera公司开发的基于SOPC技术的Nios II嵌入式处理器,是一个可变结构的、通用型的RISC嵌入式处理器。嵌入式设计者能非常方便地使用SOPC Builder系统开发工具设计构造以处理器为基础的系统。传统基于单片机的多处理器系统结构复杂,可靠性差,而基于32位的NiosII的SOPC多处理器系统解决方案,从根本上改变了多处理器系统的设计理念和方法。采用SOPC技术,可以将处理器和其他设备封装在一个SOPC芯片内,有效减小可穿戴计算机的体积,适应可穿戴计算机微小型化发展的需要,另外封装在一个芯片内还可以有效降低通信开销,从而降低功耗,适应可穿戴计算机低功耗的设计要求。还可以提高速度,尤其是可以降低成本,能够快速地生成最终产品,有效地缩短了开发周期。本文采用SOPC技术来设计一个共享资源的可穿戴计算机叁处理器系统,其中主处理器主要负责操作系统和应用软件的运行,网络处理器主要负责进行报文处理,DSP处理器主要负责对视频图像数据进行处理。文中详细地阐述了基于Nios II和FPGA的多处理器系统的实现机制,讨论利用硬件互斥核实现多处理器资源共享的方法,并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术。文中介绍了网络处理器Nios II的结构特点和自定义指令以及基于Nios II软核处理器的网络处理器转发软件的设计方法和基于视频图像处理的DSP处理器的设计方法。经验证,采用此技术设计的叁处理器系统很好地适应了可穿戴计算机微小型化和低功耗的设计要求。
参考文献：
[1]. DSP处理器系统结构研究[D]. 荆元利. 西北工业大学. 2002
[2]. 基于片上网络的系统芯片研究[D]. 荆元利. 西北工业大学. 2005
[3]. 非制冷红外热成像技术中的微处理器系统研制[D]. 郭旭. 南京理工大学. 2008
[4]. 嵌入式可重构DSP体系结构研究[D]. 段然. 西北工业大学. 2005
[5]. 局部同质的异质DSP处理器设计研究[D]. 陈继承. 浙江大学. 2005
[6]. 高分辨率多波束成像声呐关键技术研究[D]. 张小平. 哈尔滨工程大学. 2005
[7]. 多DSP并行处理模件研究[D]. 谢励. 华中科技大学. 2007
[8]. 基于ARM、FPGA、多DSP的嵌入式实时图像处理系统[D]. 任晓波. 南昌航空大学. 2011
[9]. 基于多片DSP的雷达信号参数估计和识别硬件实现研究[D]. 褚鹏飞. 电子科技大学. 2009
[10]. 基于SOPC的可穿戴机多处理器设计[D]. 高一榕. 哈尔滨工业大学. 2008
标签：计算机硬件技术论文; dsp论文; fpga论文; 并行处理论文; 数字信号处理论文; 仿真软件论文; 实时系统论文; 处理器技术论文; 功能分析论文; 信号处理论文; 重构论文; 图像处理论文; dsp技术论文; dsp芯片论文; 算法论文;